触发器功能模拟 课程设计.docVIP

目 录 第1章 触发器与常用触发器状态特性 1 1.1 触发器机及触发器状态真值表 1 1.2 多触发器功能模拟原理图 3 1.3.电路仿真结果与硬件验证 3 第2章 触发器之间的转换 5 2.1 JK触发器转换为RS触发器 5 2.2 JK触发器转换为D触发器 6 2.3 D触发器转换为RS触发器 7 2.4 D触发器转换为JK触发器 8 2.5 将RS触发器转换成JK触发器 8 2.6 将RS触发器转换成D触发器 9 2.7 实验箱实物接线图 10 第3章 总结 13 参考文献 14 第1章 触发器与常用触发器状态特性 1.1 触发器机及触发器状态真值表 触发器是一种具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。触发器具有三个基本性质：①两种稳定状态：触发器有两种稳定状态：1态和0态.② 触发：在一定的外加信号作用下，可以从一种稳定状态转变到另一种稳定状态（1→0或0→1），称为触发。③ 保持：当外加信号消失后，能将获得的新状态保持下来。触发器根据逻辑功能不同又可分为：基本SR触发器、同步SR触发器、JK触发器、D触发器等类型。触发器电路图及触发器状态真值表如下:  图1.1 基本SR触发器 图1.2 同步ＳＲ触发器   图1.3　　ＪＫ触发器 图1.4　Ｄ触发器 表1.1基本RS触发器状态真值表 R S 功能 0 0 保持 0 1 0 置0 1 0 1 置1 1 1 X 禁止 表1.2同步RS触发器状态真值表 R S CLK 功能 X X 0 保持 0 0 1 保持 0 1 1 0 置0 1 0 1 1 置1 1 1 1 X 禁止 表1.3 D触发器状态真值表 D CLK 功能 X 0 保持 0 1 0 置0 1 1 1 置1 表1.4 JK触发器状态真值表 J K CLK 功能 X X 0 保持 0 0 1 保持 0 1 1 0 置0 1 0 1 1 置1 1 1 1 1/ 翻转 1.2 多触发器功能模拟原理图 对触发器进行功能验证一直是数字电路中的重要内容，传统方法为采用通用数字集成电路芯片实现。本实验基于EDA技术，采用FPGA/CPLD原理图方式实现多触发器的逻辑功能模拟与验证。 利用原理图编辑器完成设计输入,然后经过编译、校验、器件编程等过程。最后在实验开发系统中验证其逻辑功能，电路如图1.5。 图1.5 多触发器电路 1.3.电路仿真结果与硬件验证 进行时序仿真，仿真后的时序图如图1.6所示。 图1.6仿真时序图 在实验系统中，将输入信号S、R对应的管脚接按键开关，CLK接时钟源； R，S ，J，K，D对应的管脚分别接拨码开关；输出信号Q1，NQ1，Q2，NQ2，Q3，NQ3，Q4,NQ4对应管脚分别接LED灯。Q1,NQ1为基本SR触发器输出；Q2，NQ2为同步SR触发器输出；Q3，NQ3为JK触发器输出；Q4，NQ4为D触发器输出。经实际验证，其结果（如表1.5所示）与各触发器逻辑功能相符。 表1.5 状态转换表 S(J、D) 0 0 1 1 R（K） 0 1 0 1 CLK ↑ ↑ ↑ ↑ Q1 禁止 1 0 保持 Q2 保持 0 1 禁止 Q3 保持 0 1 翻转 Q4 0 0 1 1 第2章 触发器之间的转换 RS触发器使用时有约束条件的限制；JK的逻辑功能最完善；D触发器具有单端输入、使用方便的优点；这几种触发器各有特点，它们之间可以相互转换。 高电平有效的SR触发器的特性方程为：=S+Q（SR=0）（2.1） JK触发器的特性方程为：=J+Q（2.2） D触发器的特性方程为：=D（2.3） 2.1 JK触发器转换为RS触发器 为了将JK触发器转换为RS触发器，实现RS触发器的逻辑功能，需将SR触发器特性方程作相应的变换，和JK触发器的特性方程比较，找到J、K输入端应作什么样的变化。 =S+Q=S（Q+）+Q=S+（S+）Q 将上式与JK触发器的特性方程的相比较，可得：J=S， K=R 结合约束条件RS = 0，代入上式得：K=R +RS=R。结果如图2.1、2.2 图2.1　JK触发器转同步ＳＲ触发器 图2.2　SR触发器仿真时序图 2.2 JK触发器转换为D触发器 为了将JK触发器转换为D触发器，实现D触发器的逻辑功能，需将D触发器特性方程作相应的变换，和JK触发器的特性方程比较，找到J、K输入端的变化。由公式2.2、2.3得： =D=D+DQ 将上式与JK触发器的特性方程相比较，可得：J=D，K= 所以，作出逻