数字电压表-电子应用系统CDIO一级项目-毕业设计.doc

信息与电气工程学院 电子应用系统CDIO一级项目 设计说明书 （2012/2013学年第二学期） 题 目 ：___ _数 字 电 压 表__________ 专业班级 ： 电子信息 班 学生姓名 ： 学 号： 指导教师 ： 设计周数 ： 设计成绩 ： 2013年6月28日 1、CDIO设计目的 本次CDIO设计题目是： 利用所学的51单片机，C语言，数字电路等知识，设计一个符合要求的数字电压表。主控芯片可以是AT89C51，而采集电压的模拟量转换成数字量的芯片可以是ADC0804，也可以是PCF8591。而显示模块可以是数码管，也可以是液晶LCD1602，从而展示给我们所得的电压值。 2、CDIO设计正文 2.1 数字电压表系统设计框图 本次数字电压表系统设计框图如图 1所示： 模拟量 数字量 程序 液晶 处理 驱动 数字电压表主要由模/数转换电路、单片机控制电路、显示电路等三部分组成。其中等器件组成的转换电路，将输入的模拟量信号进行取样、转换、然后将转换的数字信号送进单片机。单片机控制电路主要实现对数据进行程序处理；显示电路主要用于将单片机的信号数据转换后显示测量结果变压器、整流电路、滤波电路、稳压电路组成 VCC : 接电源 GND: 接地 P0 口：P0 口是一个 8 位漏极开路的双向 I/O 口。作为输出口，每位能驱动 8 个 TTL 逻辑电平。对 P0 端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0 口也被作为低 8 位地址/数据复用。在这种模式下，P0 具有内部上拉电阻。在 flash 编 程时，P0 口也用来接收指令字节；在程序校验时，输出指令字节。程序校时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口，p1 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 P2 口：P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口，P2 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）在访问外部程序存储器或用 16 位地址读取外部数据存储器（例如执行 MOVX @DPTR）时，P2 口送出高八位地址。 P3 口：P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口，p2 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P3 口亦作为 AT89C52 特殊功能（第二功能）使用，AT89C52的P3口的第二功能表如表1所示。 脚号 第二功能 P3.0 RXD（串行输入） P3.1 TXD（串行输出） P3.2 INT0(外部中断 0) P3.3 INT0(外部中断 0) P3.4 T0（定时器 0 外部输入） P3.5 T1（定时器 1 外部输入） P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器写选通) RST: 复位输入。晶振工作时，RST 脚持续 2 个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输出 96 个晶振周期的高电平。特殊寄存器 AUXR(地址 8EH)上的 DISRTO 位可以使此功能无效。DISRTO 默认状态下，复位高电平有效。 ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低 8 位地址的输出脉冲。在 flash 编程时，此引脚（PROG）也用作编程输入脉冲。在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE 脉冲将会跳过。 PSEN:外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。当 AT89S52 从外部程序存储器执行外部代码时，PSEN 在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN 将不被激活。 EA/VPP:访问外部程序存储器控制信号。为使能从 0000H 到 FFFFH 的外部程序