组原课设4PPM码编码器设计与实现.docVIP

沈阳航空航天大学 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：4PPM码编码器设计与实现 院（系）：计算机学院 专 业：网络工程 班 级学 号： 姓 名： 指导教师： 完成日期：2011年01月14日  目 录 第1章 总体设计方案 1 1.1设计原理 1 1.2 设计思路 1 2.2 设计环境 2 第2章 详细设计方案 3 2.1 方案图的设计与实现 3 2.1.1器件的选择与引脚锁定 3 2.2 功能模块的设计与实现 4 2.2.1寄存器模块的设计与实现 4 2.2.2译码电路模块的设计与实现 4 2.2.3计数器控制模块设计及实现 5 2.2.4数据并串转换输出的模块设计及实现 6 2.3 仿真调试 6 第3章 编程下载与硬件测试 8 3.1 编程下载 8 3.2 硬件测试及结果分析 8 参考文献 10 附 录（电路原理图） 11 第1章 总体设计方案 1.1设计原理 4PPM脉冲位置调制通信技术作为一种新兴的通信技术，具有编码简单、能量传输效率高的优点。它的原理是被编码的二进制数据流每两位组合成一个数据码元组（DBP），其占用时间Dt=500ns，再将该数据码元组（DBP）分为4个125ns的时隙（chip），根据码元组的状态，在不同的时隙放置单脉冲。由于4PPM通信依赖信号光脉冲在时间上的位置传输信息，所以解调时先保证收发双方时隙同步、帧同步，然后根据脉冲在500ns周期中的位置解调出发送数据。其编码过程的输入、输出数据的对应关系可用表1.1作简要概括： 表１.１ 输入码元 输出码元 ０　　０ １　０　０　０ ０　　１ ０　１　０　０ １　　０ ０　０　１　０ １　　１ ０　０　０　１ 要求串行输入输出，所以对信息设计编码需要先将其分组，进行串并转换后将其编码再转换输出。 设计思路 既然4PPM码编码是根据脉冲在一个码元组周期中的位置来进行编码的，则可以将一个码元组周期中的两个时隙进行分别标记，例如用0，1分别来代表码元组的第一，二时隙。如果脉冲存在于某个时隙中则将该时隙对应的标记值寄存下来，供后续模块处理。 针对上述提出的问题，数据信息的串并转换可以通过移位寄存器实现，转换后将其每组并行输入到译码器中编码并输出，然后将已编码的并行数据送到数据选择器中，通过计数器将数据依次输出。 设计环境 硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。 EDA环境：Xilinx foundation f3.1设计软件。如图1.1，1.2所示： 图 1.1 Xilinx foundation f3.1设计平台 图 1.2 COP2000计算机组成原理集成调试软件 第2章 详细设计方案 2.1 方案图的设计与实现 图2.1 4PPM编码器方案图 2.1.1器件的选择与引脚锁定 （1）器件的选择 由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200软件中可用芯片。 （2）引脚锁定 图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。 表2.1信号和芯片引脚对应关系 图形文件中的输入/输出信号 XCV200芯片引脚信号 INPUT P073 CLK P103 CLK1 P213 OUTPUT P110 2.2 功能模块的设计与实现 由方案的设计图可知，该设计方案可以分为四个模块：寄存器模块、译码电路模块、计数器控制模块、数据并串转换输出的模块。下面对每个模块进行详细叙述： 2.2.1寄存器模块的设计与实现 此模块实现将输入的信息分组并进行编码并行输出。通过两个D触发器连接成移位寄存器可以存储数据并实现串行数据到并行数据的转换。 图2.2 寄存器模块 2.2.2译码电路模块的设计与实现 此模块就是将两位二进制数据转化成4PPM码，即00、01、10、11，分别对应1000、0100、0010、0001。这个过程类似一个二四译码器。 图2.3 译码电路模块图 对译码器进行仿真，这里用并行输入输出方式。 图2.4 译码电路模块仿真波形 2.2.3计数器控制模块设计及实现 在此过程中采用了四位二进制计数器，有四个T触发器构成，它可以实现四位计数功能，并且循环计数 图2.5 计数器控制模块图 2.2.4数据并串转换输出的模块设计及实现 本设计中的数据输入是已经编译完成的并行数据，送入数据选择器，通过门电路构成的4选1数据选择器进行选择输出完成并串转换。 图2.6 数据并串转换输出