多功能数字计时器设计.docVIP

电工电子 综合实验报告 题目：多功能数字计时器设计 姓名：张梦甜 学号：1010200217 班级院系：自动化 专业：自动化 指导：电子技术中心 完成时间：2012年9月5日 目录 1. 电路功能设计要求介绍 3 2. 电路原理简介 3 3. 单元电路设计 4 3.1 脉冲发生电路 4 3.2 计时电路 4 3.3 译码显示电路 5 3.4 清零电路 6 3.5 校分电路 6 3.6 仿电台报时电路 6 4. 总电路图 8 5. 电路调试和改进意见 8 6. 实验中遇到的问题、出现原因及解决方法 9 7. 实验体会 9 8. 附录 9 8.1 元件清单 9 8.2 芯片引脚图和功能表 10 参考文献 12 1. 电路功能设计要求介绍 设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下： 设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）； 设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能； 设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。 设计校分电路：在任何时候，拨动校分开关，可进行快速校分。（校分隔秒） 设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）； 系统级联。将以上电路进行级联完成计时器的所有功能。 可以增加数字计时器附加功能：定时、动态显示等。 2. 电路原理简介 数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如图2。 图2 数字计时器原理框图 单元电路设计 3.1 脉冲发生电路 脉冲发生电路为计时电路提供数据脉冲，本实验运用石英晶体构成振荡器电路，产生稳定的高频脉冲信号，晶振管固有振荡频率为32768HZ=215HZ。作为数字钟的时间基准，再经过分频器输出标准秒脉冲（1HZ）。即经过一片CC4060分频从Q14管脚输出频率为2HZ的脉冲，再将74LS74的管脚连接成D触发器，输入2HZ脉冲，输出1HZ脉冲。 分频器有两方面主要功能：一是产生标准秒脉冲（1HZ），二是提供功能扩展电路所需驱动脉冲信号（1KHZ、2KHZ）。 使用万用表的10V直流电压档进行检验，黑表笔接地，红表笔接74LS74的5管脚，指针在0到5V间做周期为一秒的震荡说明电路连接正确。 电路图如图3.1。 图3.1 脉冲发生电路 3.2 计时电路 采用CD4518实现秒个位和分个位，因为4518为模十计数器。秒十位使用74LS161，虽然74LS161为模十六BCD计数器，但是我们可以通过电路的连接实现模六的设计。当秒个位循环由1001跳为0000，可以用Q3的输出取反作为秒十位的脉冲输入使秒十位计数。当秒十位循环由0101跳为0000时Q0、Q2由1变为0，将这两位相与取反后输入清零端即可构成模六计数器。因为由4518的功能表得出如图管脚接法的4518为下降边沿触发，所以可以将Q2信号作为分个位的输入脉冲信号，如图3.2。 图3.2 计时电路 3.3 译码显示电路 码译码显示电路使用CC4511、74161及共阴LED七段字型数码管实现。 因为4518是MOS管，所以管脚不能悬空。根据功能表将3、5脚接高电平，4脚接地。三片4518分别接对应计数器的Q0、Q1、Q2、Q3。 管脚对应连接，每个管脚前加300Ω的电阻，然后将译码器和显示字对应的a、b、c、d、e、f、g管脚连接起来。三个接地端连接起来后同时接地，如图3.3。 如图3.3 译码显示电路 3.4 清零电路 开关断开时4518和74LS161清零端都不起作用，闭合时即可触发清零端，由功能表得4518为低电平清零74LS161为高电平清零，如图3.4。 图3.4 清零电路 3.5 校分电路 开关断开时输出的脉冲信号是原74LS161的输出信号，闭合时输出时脉冲信号频率是1HZ，较分电路可以加快分位的计数，如图3.5。 图3.5 校分电路 3.6 仿电台报时电路 电路具有如下要求，蜂鸣器要能够在9分53秒、9分55秒、9分57秒发出低音，而在9分59秒发出高音。用二进制数分别表示如表3.6。 表3.6 蜂鸣器发声情况表 时刻 分个位 秒十位 秒个位 音高 频率 m4m3m2m1 s8s7s6s5 s4s3s2s1 9分53秒 1001 0101 0011 低 约500Hz 9分55秒 1001 0101 0101 低 约500Hz 9分57秒 1001 0101 0111 低 约500Hz 9分59秒 1001 0101 1001 高 约1