毕业设计（论文）-基于VHDL的数字频率计的设计.docVIP

目 录 第一章 概述 1 1.1 设计概述 1 1.2设计内容 1 1.3 设计原理 1 1.4 设计功能 2 第二章 技术与开发工具 3 2.1 VHDL简介 3 2.1.1简介 3 2.1.2 VHDL程序组成部分 4 2.1.3 VHDL系统优势 4 2.2 MAX+PLUSⅡ 5 2.2.1 软件简介 5 2.2.2 软件组成 6 2.2.3设计流程 7 第三章 系统分析 8 3.1数字频率计的设计任务及要求 8 3.2 模块的划分 8 3.3设计分析 9 第四章 各功能模块基于VHDL的设计 10 4.1 时基产生与测频时序控制电路模块的VHDL源程序 10 4.2 待测信号脉冲计数电路模块的VHDL源程序 11 4.2.1 十进制加法计数器的VHDL源程序 11 4.2.2待测信号脉冲计数器的VHDL源程序 12 4.3 锁存与译码显示控制电路模块的VHDL源程序 13 4.3.1 译码显示电路的VHDL源程序 13 4.3.2 锁存与译码显示控制模块的VHDL源程序 14 4.4 顶层电路的VHDL源程序 16 第五章 数字频率计波形仿真 18 5.1 时基产生与测频时序控制电路模块的仿真 18 5.2 待测信号脉冲计数电路模块的仿真 18 5.2.1 十进制加法计数器的仿真 18 5.2.2待测信号脉冲计数器的仿真 19 5.3 锁存与译码显示控制电路模块的仿真