第4章_同步时序逻辑电路(下).pptVIP

第四章 同步时序逻辑电路(下) 4.5 同步时序逻辑电路设计举例 设计一个串行数据检测器，该电路具有一个输入端x和一个输出端z。输入为一连串随机信号，当出现“1111”序列时，检测器输出信号z=1，对其它任何输入序列，输出皆为0。 解：(1)建立原始状态图 直接从设计命题得到的状态图，是用逻辑语言来表达命题的，是设计所依据的原始资料，称为原始状态图。建立原始状态图的过程，就是对设计要求的分析过程，只有对设计要求的逻辑功能有了清楚了解之后，才能建立起正确的原始状态图。建立原始状态图时，主要遵循确保逻辑功能的正确性，状态数的多少不是在此步考虑的问题，在下一步状态化简中，可将多余的状态消掉。 该例原始状态的建立过程如下： ①起始状态S0,表示没接收到待检测的序列信号。当输入信号x=0时，次态仍为S0，输出z为0；如输入x=1，表示已接收到第一个“1”，其次态应为S1，输出为0。 ②状态为S1时，当输入x=0时，返回状态S0，输出为0；当输入x=1时，表示已接收到第二个“1”，其次态应为S2，输出为0。 ③状态为S2时，当输入x=0时，返回状态S0，输出为0；当输入x=1时，表示已连续接收到第三个“1”，其次态应为S3，输出为0。 ④状态为S3时，当输入x=0