含两个2-4译码器的74HC139芯片数字集成电路课设-何俊鑫.docVIP

目 录 1．目的与任务……………………………………………………………………2 2.设计题目与要求……………………………………………………………………2 3.设计的方法与计算分析………………………………………………………2 3.1 74HC139芯片简介……………………………………………………………3 3.2电路设计………………………………………………………………………4 3.3功耗与延迟估算……………………………………………………………16 4. 电路模拟 ……………………………………………………………………… 21 4.1直流分析………………………………………………………………21 4.2 瞬态分析……………………………………………………………23 4.3 功耗分析……………………………………………………………………24 5.版图设计………………………………………………………………………… 27 5.1 输入级的设计………………………………………………………………27 5.2 内部反相器的设计…………………………………………………………27 5.3输入和输出缓冲门的设计…………………………………………………28 5.4内部逻辑门的设计…………………………………………………………29 5.5输出级的设计……………………………………………………………29 5.6连接成总电路图……………………………………………………………30 5.3总图检查……………………………………………………………30 6.版图整理………………………………………………………………………33 7.心得体会…………………………………………………………………33 8.参考文献………………………………………………………………………… 33 9.附录A ……………………………………………………………………………34 10.附录A …………………………………………………………………………35 集成电路课程设计 目的与任务 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。 设计题目与要求 2.1设计题目及其性能指标要求 器件名称：含两个2-4译码器的74HC139芯片 要求电路性能指标： 可驱动10个LSTTL电路（相当于25pF电容负载）； 输出高电平时，|IOH|≤20μA，VOH，min=4.4V； 输出底电平时，|IOL|≤4mA，VOL，man=0.4V； 输出级充放电时间tr=tf ，整条电路链延时小于15ns； 工作电源5V，常温工作，工作频率fwork=30MHz，总功耗Pmax＝150mW(整个芯片)。 2.2设计要求 独立完成设计74HC139芯片的全过程； 设计时使用的工艺及设计规则： MOSIS:mhp_n12； 根据所用的工艺，选取合理的模型库； 选用以lambda(λ)为单位的设计规则； 全手工、层次化设计版图； 达到指导书提出的设计指标要求。 设计方法与计算分析 74HC139芯片简介 74HC139是包含两个2线-4线译码器的高速CMOS数字电路集成芯片，能与TTL集成电路芯片兼容，它的管脚图如图1所示，其逻辑真值表如表1所示： 图1 74HC139芯片管脚图 表1 74HC139真值表 片选 输入 数据输出 Cs A1 A0 Y0 Y1 Y2 Y3 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1 × × 1 1 1 1 从图1可以看出74HC139芯片是由两片独立的2—4译码器组成的，因此设计时只需分析其中一个2—4译码器即可，从真值表我们可以得出Cs为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。A1、A0为输入端，Y0-Y3为输出端，而且是低电平有效。 2—4译码器的逻辑表达式，如下所示： 74HC139的逻辑图如图2所示： 图2 74HC139逻辑图 电路设计 本次设计采用的是m12_125模型库的参数进行各级电路的尺寸计算，其参数如下： NMOS: εox= 4.0×8.85×10-12 F/m μn=1215.74 cm2/Vs tox=225×10-10 m Vtn=0.622490 V Cj=3.27 ×10-4 F Cjsw=1.74×10-10 F PMOS: εox= 4.0×8.85×10-12 F/m μp=361.