射频电路设计期末报告.pdfVIP

射頻電路設計期末報告 射頻電路設計期末報告 射頻電路設計期末報告 姓名 ：賈竹翔 姓名 ：賈竹翔 姓名 ：賈竹翔 系級 ：電機所 碩一 系級 ：電機所 碩一 系級 ：電機所 碩一 學號 ：7966 441 學號 ：7966 9 441 學號 ：7966 9 441 9 1. 電路架構 傳統Quadrature VCO Proposed Quadrature VCO 跟傳統的Quadrature VCO 比較，傳統的Quadrature VCO 的Output swing 會 被ommon-source 點Vs 限制。這篇paper 的架構上把Biasing 的電晶體分開，減 少輸入差動對的transconductance ，藉此降低輸入對的雜訊。 2. 模擬步驟 i. 先建立整個電路的電路模型 ii. 模擬transcient 在Analog Design Environment 選擇tran ，設定所需要的參數：Stop time 。 iii. 進行頻譜上能量的模擬 選擇Calculator ，設定模擬上參數：計算區間、samples 的數量 iv. 模擬phase noise 選擇pss ，設定參數：beat frequency 選擇Phase Noise ，作參數設定。 3. 模擬結果 i. Transcient 模擬結果 四相位模擬結果 Quadrature VCO 操作在5G 的四個相位。 Tuning Range 模擬結果 Corner at TT Corner at FF Corner at SS Vs 與Output Swing 模擬 ii. 能量在頻譜上的模擬結果 分別在Vc 為0V 與 1.8V 時的頻譜圖 iii. Phase Noise 模擬 iv. Power consumption 在最5G 下所消耗的功率，約 10mW 。 4. paper 比較結果 Paper my work Tech. 0.13 μm 0.18 μm Center Freq. 5.5G 5G Power 5.28mW 10mW Phase Noise 117@1M 109@1M FoM 184.6 ?? 5. 模擬layout 佈局 6. 結論 這是一顆利用TSMC RF 0.18μm所設計的Quadrature VCO，模擬 一般特性都有模擬