应用安全基于FPGA的千兆以太网的设计.pdfVIP

应 用 安 全 基于FPGA的千兆以太网的设计 李璇 敖发良 桂林电子科技大学信息与通信学院 广西 541004 摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的 5开发板ML505上同时设计实现了支持TCP/IP协议的10M/100M/1000M的三态以太网和千兆光以太网的SOPC系统,并对涉 及的关键技术进行了说明。 关键词：FPGA；EDK；SOPC；嵌入式开发；EMAC；MicroBlaze 0引言 Xilinx FPGA设计工具ISE、Chipscope和PlanAhead等就能够 目前，IP电视、视频流、网络游戏以及多媒体互动等业 实现硬件FPGA设计。本文使用的是Xilinx发布最新的版本 务逐步成为关注的焦点。然而高清晰度的交互视频是带宽的 ISE9.1i、EDK9.1i和Chipscope9.1i。 巨大消耗者，进一步提升接入带宽已经迫在眉睫。FPGA产品 Xilinx ML-505型开发板基于Virtex-5 LXT芯片，板载频 设计完善，可以直接编程。还具备可定制的灵活性，避免了 率为550MHZ的DDR-2大容量内存256M、非易失性闪存、 较高的NRE(不可回收)成本。这都使得基于SOPC的嵌入式开 10/100/1000 Base-T外部物理层芯片 、 发逐渐成为新技术发展的最前沿。嵌入式系统不同于通用型 小型可插式(SFP)光纤收发器以及PCI Express接口等大量有用 PC，具有以下特点：①低功耗、体积小、集成度高；②严格 的外部资源。使用EDK的主开发平台XPS即可搭建千兆以太 约束，嵌入式系统的硬件和软件都必须高效率地设计；③实 网SOPC的硬件平台。三态千兆以太网SOPC系统在EDK下 时性，有较短的中断响应时间，从而使内部的代码和实时内 设计的基本组成如图2所示。 核心的执行时间减少到最低限度。 本研究采用业界最新的Xilinx 65ns工艺级别的Virtex-5 LXT FPGA高级开发平台，满足了对于建造具有更高性能、更 高密度、更低功耗和更低成本的可编程片上系统的需求。Virtex- 5以太网媒体接入控制器(EMAC)模块提供了专用的以太网功能， 它和10/100/1000Base-T外部物理层芯片或RocketIOGTP收发器、 SelectIO技术相结合，能够分别实现10M/100M/1000M的三态以 太网和千兆光以太网的SOPC系统。 图2 千兆以太网系统组成 TM 1千兆以太网总体设计 其中，EMAC封装IP核用CORE Generator生成；125MHZ 的参考输入时钟由板载锁相回路产生。除了时钟逻辑和与物 EDK是Xilinx推出的基于其FPGA器件开发的嵌入式系 理层接口的逻辑，EMAC封装IP核还包括了本地总线 统集成开发工具，EDK开发流程如图1所示。 (LocalLink)FIFO，它提供了MicroBlaze和EMAC之间的高速互 连。通过软件生成的GUI，还可以选择EMAC0或是EMAC1通 过本地总线与输入和输出的FIFO连接。主机接口(OPB_HOST) 用于连接EMAC的管理数据接口(MDIO)以及读写和更改接入 以太网MAC模块配置寄存器。LED则显示EMAC工作状态。