面向fpga 的异步fifo 设计.pdfVIP

维普资讯 第 l6卷 第7期 计 算 机 技术 与发 展 ． V01．16 No．7 2006年 7月 COMPUTERTECHNOLOGYANDDEVELOPMENT Ju1． 2006 基于FPGA的异步FIFO设计 张维旭，贺占庄 (西安微 电子技术研究所，陕西 西安 710065) 摘 要：在现代集成电路设计中，一个系统往往包含了多个时钟，如何在异步时钟间传递数据成为一个很重要的问题 ． 而使 用异步 FIFO可以有效地解决这个问题 。异步FIF0是一种在电子系统中得到广泛应用的器件，文中介绍 了一种基于FP— GA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO。 关键词：FIFO； 稳态 ；格雷码；FPGA 中图分类号：TP311．1 文献标识码：A 文章编号：1673—629X(2006)07—0168—03 AsynchronousFIFO DesignBasedonFPGA ZHANGW ei—XU，HEZhan—zhuang (Xi’anMicroelectmnicTechnologyResearchInstitute，Xi’all710065，China) Abstract：InITIodelTtICdesigns，asystem alwayscontainsseveralclocks．Transmittingdataamong asynchronousclocks be~x)Hleanimpor． rantproblem．ButitOAthsolvethisproblme byusing asynchronousFIFO．AsynchronousFIFO isadevicethatwaswidelyusedinelectronic system．ThispaperintroducesamethodofFIFO designbasedoilFPGA．CandesignhighspeednadreliabilityasynchronousFIFO． Keywords：FIFO；metastability；GrayCode；Fle A 1 异步FIFO介绍 生读控制信号和读地址。由写地址和读地址相互比较生 随着现代芯片设计规模的不断扩大，集成电路越来越 成空满标志。 复杂，一个系统中往往包含多个时钟。 如何在异步时钟间传送数据就成为电 路设计中一个重要的问题。异步FIFO (FirstInFirstOut)是用来解决这个问 题的一个有效方案，FIFO常用于数据 的缓存和容纳异步信号的频率或相位 的差异，使用异步FI 可以在两个不 同的时钟系统之间快速准确地传输实 时数据。异步FIFO 在网络接 口、图像 图 I FIFO接 口信号和 内部模块 图 处理等方面都得到了广泛的应用。 异步FIFO 是一种先进先出电路，用来存储、缓冲在 2 异步FIFO设计的难点 两个异步时钟之间的数据传输。在异步电路中，由于时钟 异步FIFO 设计有两个难点：一是如何根据FIFO的 之间的周期和相位完全独立，因此数据的丢失概率不为 指针信号正确地判断FIFO 的空满状态；二是如何同步异 零。文中将介绍使用FIW,A设计高可靠性、高速度的异步 步信号，避免触发器亚稳态的产生。 F