全国大学生电子设计竞赛——通信培训教程.pptVIP

1.4 数字信号分析电路设计 图15 数字锁相环的原理框图 数字锁相环的原理框图如图15所示，它由高稳定度振荡器（晶振）、分频器、相位比较器和控制器所组成。其中，控制器包括图中的扣除门、附加门和或门。高稳定度振荡器产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分频器，输出位同步脉冲序列。 位同步脉冲的相位调整过程如图16所示。 数字信号分析电路的原理图如图17所示。 图17数字信号分析电路的原理图 从图17中可以看出此电路可以提取出曼切斯特码中的同步信号，同步信号作为眼图的显示做准备。该电路图中从inclk输入DDS电路产生的可变时钟信号，从input输入本地时钟信号，本地时钟信号是DDS时钟信号的4倍。时钟信号从inclk进入，产生曼切斯特码，然后进入有超前模块与滞后模块组成的相位比较器。本地时钟经过脉冲变形电路后，转换成窄脉冲，再分别经过由或门和与门组成的扣除门、附加门，再经过一个四分频电路，产生的信号到相位比较器中进行与接受码元信号进行比较，比较后再进行扣除脉冲或者附加脉冲，最后从output端输出提取的同步信号。 图18 变换电路“DCFO” 模块电原理图 变换电路“DCFO”模块电原理如图18所示。 “超前”脉冲成形电路“chaoqian” 模块电原理如图19所示。 图19 “超前”脉冲成形电路“cha