基本知识点概述时序逻辑电路分析计数器寄存器同步时序逻.pptVIP

第五章 时序逻辑电路 基本知识点 5.1概述 时序逻辑电路的组成 5.2 时序逻辑电路的分析 分析步骤： 写方程式 根据给定的时序电路写出时钟方程、驱动方程和输出方程，也就是各个触发器的时钟信号、输入信号及电路输出信号的逻辑表达式。 求状态方程 把驱动方程代人相应触发器的特性方程，即可求出电路的状态方程，也就是各个触发器的次态方程。 列出状态转换表 把电路的输入和现态的各种取值组合代入状态方程和输出方程进行计算，求出相应的次态和输出，填入状态转换表，或画出状态图和时序图。 用文字对电路的逻辑功能进行描述。 5.3计数器 一、计数器的分类 二、二进制计数器 2.N进制计数器 除了十进制计数器之外，在日常生活和实际工作中，往往还需要其他不同进制（如3、5、6、7、12、24、60进制等）的计数器，例如时钟秒、分、小时之间的关系和工业生产线上产品包装个数的控制等，我们把这些计数器统称为任意（N）进制计数器。 四、集成计数器 1.异步计数器 集成二-五-十进制异步计数器（74LS290） 2.同步计数器 74LS161是四位二进制同步计数器，具有计数、保待、预置、清零功能。 74LS161的功能 1.异步清零：当清零控制端 =0时，输出端清零，与CP无关。 用74LS161构成任意进制的计数器 （1）预置数端复位法 （2）异步清零复位法 5.4 寄存器 寄存器常用于接收、暂存、传递数码和指令等信息。 一、数码寄存器 二、移位寄存器 2.集成移位寄存器 74LS194的功能 当清零端 为低电平时，输出端Q0～Q3均为低电平； 当M1M0=00时，移位寄存器保持原来状态； 当M1M0=01时，移位寄存器在CP脉冲的作用下进行右移位，数据从SR端输入； 当M1M0=10时，移位寄存器在CP脉冲的作用下进行左移位，数据从SL端输入； 当M1M0=11时，在CP脉冲的配合下，并行输入端的数据存入寄存器中。 74LS194除具有清零、保持、实现数据左移、右移功能外，还可实现数码并行输入或串行输入、并行输出或串行输出的功能。 74LS194的级联 5.5 同步时序逻辑电路的设计 根据设计要求建立原始状态图或原始状态表 简化原始状态表 状态分配（状态编码） 触发器选择 求出系列方程 检查计数器能否自启动 画出逻辑电路图 一个触发器有两种稳定状态，可以存放一位二进制数码。存放n位二进制数码需要n个触发器。为了使触发器能按照指令接收、存放、传送数码，有时还需配备一些起控制作用的门电路。 按功能分：数码寄存器和移位寄存器。 四位数据寄存器 74LS175 异步清零 并行数据输入 记忆保持 1.单向移位寄存器 4位右移寄存器 数码的移动情况是自左向右，完成自高位至低位的移动功能 中规模四位双向移位寄存器 74LS194 新标准符号 旧标准符号 同步时序电路的设计步骤 * 数 字 电 子 技 术 基本知识点 概述 时序逻辑电路的分析 计数器 寄存器 同步时序逻辑电路的设计 返回主目录 时序逻辑电路的组成、结构特点 时序逻辑电路的分析方法 计数器的分类、原理分析 寄存器的结构、原理分析 时序逻辑集成器件的外引线图、功能表、时序关系图 时序逻辑集成器件的应用 同步时序逻辑电路的设计 存储电路的输出信号 存储电路的输入信号 输入信号 输出信号 分析下图的逻辑功能 （1）写时钟方程和驱动方程 时钟方程：CP0=CP1=CP2=CP↓ 驱动方程：J0=K0=1 J1=K1= J2=K2= （2）求状态方程 将对应的驱动方程式分别代入JK触发器的特性方程式中，进行化简变换可得到状态方程： 0 0 0 0 0 1 8 0 0 1 0 1 0 7 0 1 0 0 1 1 6 0 1 1 1 0 0 5 1 0 0 1 0 1 4 1 0 1 1 1 0 3 1 1 0 1 1 1 2 1 1 1 0 0 0 1 CP个数 （3） 进行状态计算 0 0 0 0 0 1 8 0 0 1 0 1 0 7 0 1 0 0 1 1 6 0 1 1 1 0 0 5 1 0 0 1 0 1 4 1 0 1 1