基于FPGA的像素探测器数据缓存设计.pdfVIP

基于FPGA的像素探测器数据缓存设计 杨 萌，王祖 强 (山东大学 信息科学与工程学院，山东 济南 104221) 摘 要 ：针对粒子对撞机像素探测器的数据缓存 ，提 出了基于 FPGA的解决方法。通过 时序转换 匹配模块 ，可以使用定制 FIFO核实现对探测器模 型的数据进行缓存。经过 FPGA验证 ，在功 能上达到 了像素探测器模型的要求 ，对 于粒子对撞机像素探测器的低成本工程验证具有显著的参考价值 。 关键词 ：FIFO；FPGA；像素探 测器 中图分类号 ：TP333 文献标识码 ：B 文章编号 ：0258—7998(2011)09—092—05 Design andrealization ofpixeldetectordatabuffer basedonFPGA Yang Meng，WangZuqiang (InformationScienceandTechnologyInstitute，ShangdongUniversity，Jinan 104221，China) Abstract：In order to solving data bufferproblem ofparticalcollider pixeldetectormodel，thispaperintroducesa method based on FPGA device．By using time sequence switch module，itcould use custom-builtFIFO IP core forbuffering data from pixeldetectoroutput．Aftertestingon FPGA developmentboard，thismethod could satisfy the requirementofpixeldetectormodel， andithasremarkablereferencevaluetoexperimentationofparticalcolliderpixeldetectorproject． Keywords：FIFO；FPGA； pixeldetector 粒 子对撞 机…是 建立在 高能 同步加 速器 上 的一种粒 对于数据 的存储必须经过时序转换 电路将数据事先存 子对撞装置 。对撞机运行时 ，能量 强大 的粒子在其 内部 入缓存 ，再写入存储器 。本文 的数据缓存设计 由FIFO输 经过加速后对撞 ，以达到一定 的相互反应速率 。对 实验 入 时序模块 、FIFO模块和 FIFO输 出时序模块三部分组 数据进行分析研究 ，可以帮助实验者 了解相应粒子 的形 成 ，通过验证可 以实现 由探测器数据输 出端到存储器 的 态等特性 ，从而推动各种理论或技术 的发展 。 数据缓存功能 。 像素探测器IZ]是粒子对撞机 内部用于探测质子撞击 1总体 设计 后所形成的离子轨迹 的装置 ，是一种专用传感器 ，由像 FPGA是一种新型的可编程逻辑器件，可 以通过硬件 素探测 器 探测 得 出 的数 据结 果 即可 绘制 出撞 击 后 的离 描述语 言生成所 需 的硬件 ，相对于传 统 的ASIC设计 ，具 子 轨迹 。 目前 ，像 素探测 器 主要 采 用 以下 几种设计 方 有设计周 期短 、灵 活性 高 、开发 费用少 、设计 风险低 等优 法 ：ASIC设计方法[31，其优点是集成度高且功耗低 ，但是 点 ，是 ASIC的一种高效低成本解决方案 。本设计使用 的 设计成本高 、周期长且风 险较大 ；分立元件采用微处理 FPGA是 Ahera公司的CYCLONE2芯片，最高时钟频率 器 的设计方法 ，其优点是成本低 、设计周期短且风险小 ， 100MHz。总体架构 如 图 1所示 。 但是速度慢且体积大 。针对这几种设计方法 ，本文结合 由于探测器数据输 出需要符合 FIFO数据输入 的时 FPGAt1提 出了一种基于粒子对