基于串行AD1544的设计报告.docVIP

基于的设计基于的设计摘 要 本文论述了，并通过tmega128显示TLV1544的采集结果，实现。本文着重讨论The Design Of Serial AD 棗e Based on the TLV1544 Abstract This paper discusses the TLV1544 based on serial AD the program design and application, and through the AVR Atmega128 single-chip microcomputer display TLV1544 collection results, realize the effective value of measurement sinusoidal alternating signal. This paper focuses on the discussion of the TLV1544 programcontrol part and the hardware circuit. Keywords TLV1544 ,AVR microcontroller, sinusoidal RMS ac signal 目录 …………………………………………………..(3) 设计任务……………………………………………………... 总体方案设计………………………………………………... 硬件电路的设计………………………………………....(3) 硬件电路的设计……………………………………..........................(3) TLV1544程序设计……………..........................................(5) TLV1544引脚说明………………………………………………..…(5) TLV1544的工作模式及时序………………………………………..(6) 电路原理图……………………………………………… 源程序…………………………………………………… 设计 设计任务设计要求如下： 输入信号 ； 在atmega128最小系统上显示其有效值。 总体方案设计 硬件电路设计 硬件电路设计 由于输入信号是未知的正弦量，而TLV1544的模拟输入范围是0~5.5V，所以要有缩放电路将xV电压缩放到0~5.5V范围之内，本设计中缩放电路采用NE5532运放设计，因为是线性电路，根据虚短U2=U3, .通过调节R2的大小实现输入信号的缩放。基本电路如下 由于输入信号有负电压，缩放后为-2.75V~+2.75V，而TLV1544只能处理0V~VCC的正电压，所以缩放后还要抬高其电位的电路，使模拟电压范围为0V~5.5V，通过调节R4的大小以抬高其电位，电路如下  TLV1544设计 TLV1544是一款10位4通道的串行AD转换器，单电源供电，模拟电压输入范围是0V到VCC，即0V~5.5V，其引脚分布如上 DATA OUT 数据输出端，在CS为低电平时有效，当时钟不倒置时，INV CLK接VCC时，I/O CLK每一个上升沿读数据，当CS为高电平时，DATA OUT呈高阻态；DATA IN串行数据输入端，即通道选择，也是CS为低电平时有效；I/O CLK 时钟输入端，CS为低电平时有效；EOC转换结束标志，本设计中不使用；VCC接+5V~5.5V电源；A0~A3是外部四个模拟通道输入；CSTART采样/转换控制，从高到低电平时采样，从低道高电平时保持采样并开始转换；GND接地端；INVCLK 倒置时钟，低电平有效，当不使用时接VCC；FS是DSP同步输入，当与单片机接口时，FS接VCC;Vref- 和Vref+基准电压输入，这里Vref-接地，Vref+接VCC; CS片选端，进行计数器复位和控制，从高到低电平时，使能I/O CLK 、DATA OUT 、DATA IN。 TLV1544工作时序 TLV1544工作时序如下图。本设计是INV CLK接VCC，没有使用倒时钟的时序。其工作过程分为两个周期：访问周期和采样周期。工作状态由CS使能或禁止，工作时,CS必须置低电平，CS置高电平时，I/O CLK、DATA IN、被禁止，DATAOUT呈高阻态。当CS变低时，CLK 、DATA IN、使能，DATA OUT有效。随后，单片机向DATA IN提供4位通道地址，控制4路模拟信号输入与3个内部测试电压，选一路送到采样保持电路。同时，根据I/O CLK的时序，单片机从DATA OUT取出前一次的10位转换结果。TLV1544的I/OCLK接受10个时钟序列，前四个时钟用于装载通道地址，后六个用于采样，上升沿有效。然后，CS置高电平，禁止