FPGA设计概述.pptVIP

* * * 1.4 FPGA设计语言 顶层模块 子模块A 子模块B 子模块C 模块化的逻辑电路 I/O /状态图 1.5 FPGA设计的一般流程 实现 1.5.1 设计准备 方案论证，器件选择 根据系统的功能和复杂度，对工作速度和器件本身的资源、成本及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。 1.5.2 设计输入 原理图输入 HDL（硬件描述语言）输入 状态图输入 波形输入 (1) 原理图输入方式 原理图输入方式是一种最直接的设计描述方式，要设计什么，就从软件系统提供的元件库中调出来，画出原理图。 优点是容易实现仿真，便于信号的观察和电路的调整； 缺点是效率低，特别是产品有所改动，需要选用另外一个公司的PLD器件时，就需要重新输入原理图 (2) HDL输入方式 硬件描述语言是用文本方式描述设计（普通硬件描述语言和行为描述语言）。 普通硬件描述语言有ABEL、CUR和LFM等，它们支持逻辑方程、真值表、状态机等逻辑表达方式，主要用于简单PLD的设计输入。 行为描述语言是目前常用的高层硬件描述语言，主要有VHDL和 Verilog HDL两个IEEE标准。 语言与工艺的无关性，可以使设计人员在系统设计、逻辑验证阶段便确立方案的可行性； 语言的公开可利用性，便于实现大规模系统的设计； 具有很强的逻辑描述和仿真功能，而且输入效率高，在不同的设计输入库之间的转换非