基于BDD 的组合电路等价性检验方法.pdfVIP

基于BDD的组合电路等价性检验方法 ‘ 李光辉1,2邵明2李晓维2 (1.浙江林学院信息系，杭州311300;2.中国科学院计算技术研究所，北京 100080) 摘要:本文分析了目前常用的等价性检验方法的特点，包括功能性和结构性的验证方法:讨论了基于BDD 的组合电路等价性检验方法，并分析了等价性检验过程中的误判问题及其检验方法。 关键词:形式验证:等价性检验;模拟;二叉判决图:组合电路 CombinationalEquivalenceCheckingBasedonBDD LiGuanghui1,2ShaoMingLiXiaoweii (1.Departmentofinformation,Zh习iangForestryCollege,Hangzhou311300) (2.InstituteofComputingTechnology,ChineseAcademyofSciences,Beijing100080) Abstract:Thispaperanalysesthecharacteristicsofcurrentequivalencecheckingmethods,includingthetwo categories:functionalandstructural.Thecombinationalequivalencecheckingmethodsbasedonbinarydecision diagram(BDD)arediscussed,thenthefalsenegativeproblemduringequivalencecheckinganditschecking methodsareanalyzed. Keywords:formalverification;equivalencecheck;simulation;BDD;combinationalcricuits 1引言 成功设计一个复杂数字系统，要求在设计的各个阶段验证实现的正确性。传统的设计验证是通过模 拟来完成，然而随着电路复杂性的日益增加，模拟需要花费大量的CPU时间，在实践中实现穷举的模拟 来保证设计的正确性几乎是不可能的。为了克服模拟的局限性，人们转而求助于各种形式验证方法，如 模型检验、定理证明和等价性检验等，使用形式验证方法有可能保证设计在各种可能的输入组合下的正 确性 等价性检验是目前在工业实践中最广泛使用的形式方法，而且已被应用于验证大型复杂的设计[[4]0 等价性检验的基本思想是使用形式方法，对照设计的规范来验证它的实现的功能正确性。等价性检验使 验证T程师节省了大量的时间，因为它使用形式方法而不需要产生测试向量:此外这种方法对于检测设 计错误也很有效。由于等价性检验方法的优势，它已被应用于专用集成电路ASIC(ApplicationSpecific IntegratedCircuit)设计流程的不同阶段，通过验证每一阶段的中间结果，来保证在这一结果传输到下一阶 段之前不出现错误是非常重要的。因为错误越早发现，以后的调试时间就越少。 本文我们主要讨论用于完成组合电路验证的等价性检验方法。组合电路的等价性检验是指:给定两 个布尔网表，检验它们的相应输出是否对所有可能的输入都相同。尽管验证两个组合电路的等价性在逻 辑设计的CAD中非常重要，然而这已知是一个NP完全问题。这表明要寻求一种完全地解决等价性检验 .国家自然科学基金资助 -93 的一般方法是很困难的。通常等价性检验方法的性能随着电路规模的增加而指数式地下降，因此大多数 实用方法都是利用分而治之的思想，即通过某种策略将电路细分，然后增量地验证两个电路的等价性 从而能够处理较大规模的电路。 本文组织如下:首先分别在第2节简要地介绍功能性及结构性的验证方法，重点在第3节讨论基于 BDD的等价性检验方法，第4节分析等价性检验过程中的误判问题(falsenegative),最后在加以总结。 2常用的等价性检验方法 首先我们以Cadence公司的形式验证工具Heck来说明等价性检验在ASIC设计流程的中具体应用。 如图I所示，从综合、优化到测试置入阶段都用到等价性检验，还可以通过提取门级网表来验证布局布 线之后的设计。Heck可以用来验证两个相同或者不同抽象级别设计的等价性，如寄存器传输级 RTL(registertransferle