基于边界扫描技术的集成电路测试系统设计与实现.pdfVIP

测试测量技术 基于边界扫描技术的集成电路测试系统设计与实现 An Integrated Circuit Testing System Design based on the Boundary Scan Technology 陆鹏，谢永乐（电子科技大学自动化工程学院，四川成都611731） Lu Peng, Xie Yong-le (School of Atuomation Engineering, University of Electronic Science and Technology of China, Sichuan Chengdu 611731 ） 摘 要：介绍了边界扫描的技术原理，及其在集成电路测试中的具体应用，并给出了一种基于边界扫描技术 的板级集成电路测试系统的方案及实现。 边界扫描；IEEE1149.1 标准；集成电路测试 关键词： TN43 B 1003-0107(2009)10-0013-03 中图分类号： 文献标识码： 文章编号： Abstract: Introduce the boundary scan technology, and it is in the specific application of integrated circuit testing. In the final,a new integrat- ed circuit testing system design based on the boundary scan technology was given. Key words: boundary scan technology; IEEE1149.1; Integrated circuit test CLC number:TN43 Document code:B Article ID ：1003-0107(2009)10-0013-03 1 引言 随着半导体技术进入超大规模集成（VLSI）时代，生产工 艺进入纳米技术时代，VLSI 电路的高复杂性以及多层印制板、 器件封装的小型化、表面贴装（Surface Mounting Technology，简 称SMT）、圆片规模集成（WSI）和多芯片组件（MCM）等先进技 术的广泛应用，使得传统的借助于针床夹具的在线测试已经 不能满足测试需求。对于管脚紧密，高集成度、多层次系统或 IC 实际上也不可能用人工探针的方法来读取数据，从物理上 很难实现信息的提取。 为了有效解决以上这些问题，人们在芯片设计阶段就进 行可测性设计（Design- For- Test DFT），在芯片内部植入测试单 [1] 图1 测试方法的变革 元并形成扫描链 ，由自动测试设备(ATE)对这些已插入的测试 结构进行功能或者性能测试, 开展测试覆盖率分析和故障定 位，由于数据是被扫入到扫描链中于是就形象的称之为边界 （Boundary- Scan Register Cell ，BSR）（如图2）。当芯片处于调试 状态的时候，这些边界扫描寄存器可以将芯片和外围的输入 （或边缘）扫描。边界扫描解决了物理上难于读取数据的问题， [2] 输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯 对复杂电路系统提供了可测性及可