数字式锁相环频率合成器的设计开题报告.docVIP

开 题 报 告 学号 姓 名 指导教师 薛继汉 马俊涛 院别 电气信息工程学院 专业/班级 电信09101 毕业设计（论文）题目 数字式锁相环频率合成器的设计 题目类型 工程设计 □技术开发 □软件工程 □理论研究和方法应用 □管理模式设计 □其他 选 题 目 的 及 意 义 目的：通过MATLAB对二阶二型锁相环的研究和仿真，验证在高低不同信噪比时锁相环的捕捉速度和精度性能，通过多次比较选出较为理想的设置参数，提出实现信号实时处理的改进措施。 意义：随着数字通信系统的发展，锁相环应用相环在和相位计等仪器中起了重要作用Lindsey和Chie锁相是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。相位比较器（PC）、压控振荡器（VCO）。低通滤波器三部组成，如图所示。压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号相位锁定。当锁相环入