基于FPGA+的正交匹配追踪算法的硬件实现.pdfVIP

下载本文档

6
0
约2.34万字
约 4页
2017-09-11 发布于山东
举报
版权申诉

基于FPGA+的正交匹配追踪算法的硬件实现.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

32 2 ( ) Vol． 32 No． 2 第卷第期中南民族大学学报自然科学版 20 13 6 Journal of South-Central University for Nationalities (Nat． Sci． Edition) Jun． 20 13 年月基于FPGA 的正交匹配追踪算法的硬件实现，熊承义董攀峰 ( ， 430074) 中南民族大学电子信息工程学院武汉 (OMP) ， FPGA OMP ．摘要针对压缩感知重构算法中的正交匹配追踪算法设计了一种基于的算法的硬体结构在 Cholesky ，． Quartus II 矩阵分解部分采用了修正的分解方法规避开方运算以减小计算延迟在开发环境下对该设计进ＲTL ， Modelism ; Altera Cyclone III Ep3c120F780C7 ，行了级描述用进行了相应的功能仿真针对系列进行综合并完成．，， 31． 28MHz ， 9874 时序仿真仿真结果验证了设计的正确性在单精度条件下设计的最高工作频率可达占用的资源为个LE． ; ; 关键词正交匹配追踪算法现场可编程门阵列修正的乔列斯基分解中图分类号 TN492 文献标识码 A 文章编号 1672-4321 (2013)02-0073-04 Hardware Implementation of OMP Algorithm Based on FPGA Xiong Chengyi ，Dong Panf eng (College of Electronics and Information Engineering ，South-Central University for Nationalities ，Wuhan 430074 ，China) Abstract According to OMP algorithm in the CS reconstruction algorithm ，an architecture of OMP algorithm has been proposed． The calculation delay is decreased by avoiding the root operation with modified Cholesky factorization． This design has been described by using ＲTL HDL ，implemented with Altera ’s FPGA Cyclone III EP3C120F780C7． The functional simulation and timing simulation