《光电技术应用》期刊网.pdfVIP

第28 卷第2 期 光电技术应用 Vol.28 ，No.2 2013 年4 月 ELECTRO-OPTIC TECHNOLOGY APPLICATION April ，2013 ·光电器件与材料· 基于Low K 介质QFN 55 nm 铜线键合ILD 断层的分析 张金辉，程秀兰 (上海交通大学微电子学院，上海 201406) 摘 要:主要介绍了低介电常数介质芯片层间介质层的分类，特别是对铜线键合过程中低介电常数介质层间介质断层方面 的分析，以及铜线键合过程中如何优化工艺。在工艺优化过程中主要采用了键合参数的优化来改善芯片本身存在的设计缺陷， 这主要是从工艺稳定性方面考虑。通过一系列工艺的优化，通过大量实验设计，获得了尽可能少的层间介质断层缺陷。 关键词: 低介电常数；层间介质；铜线键合；实验设计 中图分类号: TN495 文献标识码：A 文章编号：1673-1255（2013 ）-02-0044-07 AnalysisofILDCrackLayerofQFN55nmCopperWire BondingBasedonLowKDielectric ZHANG Jin-hui, CHENG Xiu-lan (School of Microelectronics, Shanghai Jiaotong University, Shanghai 201406, China) Abstract:The classifications of inner layer dielectric (ILD) layers of dielectric chips with low dielectric con⁃ stant (Low K) are introduced. During copper wire bonding, ILD crack layer of the dielectric with low K and optimi⁃ zation process are analyzed. Considering techniques stability, optimization bonding parameters are adopted to im⁃ prove the design shortcomings of chips during optimization process. After a series of techniques optimization and plenty of experiment designs, the minimum ratio of ILD crack layer has been achieved. Keywords:low dielectric constant (Low K); inner layer dielectric (ILD); copper wire bonding; experiment de⁃ sign 近几年来许多国内外论文研究Cu 和Pd Cu 键合 差的层间粘附性，加上Cu 比Au 具有更高的机械强度 的优点，和金线键合的比较，最具明显的意义在于它 和硬度，并且需要使用更严谨的引线键合的参数（例 的低成本，更好的电性能、热电学效应、可靠性。从 如较高的力，更高的功率，较高的温度）。加上电子 90 nm 以下集成电路制造工艺开始层间结构都采用 打火后的铜焊球表面容易氧化，更加增强了其硬度， Low K 介质和铜金属层，并在介电和铜之间添加氮化 在以上因素的共同作用下，焊盘容易形成成坑，对于 钽或钽阻挡层，随着每一个新的集成电路越来越低 脆的Low K 介质的芯片而言，成坑的结果就是ILD 层 的层间电介质介电常数的技术节点和铜互连技术的 断裂，致使电路短路或者断路，最终导致芯片电性能 发展，铜引线键合对于焊盘的损伤风险变得更加严 [2]