电工电子技术GAL电路简介叶淬（第二版）.pptVIP

* GAL器件的各种组态配置是由结构字来控制的 同步位SYN ? SYN=1 是组合工作方式；SYN=0 是时序工作方式。全局位。 结构控制位AC0 ? 1位，全局位。 结构控制位AC1(n) ? 8位，局部位。 极性控制位XOR（n） ? 8位，局部位。 XOR（n）=0，输出低电平有效； XOR（n）=1，输出高电平有效。 XOR（n）=1时，异或门相当于反相器 XOR（n）=0时，异或门相当于跟随器 * GAL16V8结构控制字 32位乘积项 失效 4位 XOR(n） 1位 SYN 8位 AC1(n) 1位 AC0 4位 XOR(n） 32位乘积项 失效 PT0 PT31 PT32 PT63 82位 12 13 14 15 16 17 18 19 EDA讲座 * GAL----可编程逻辑器件的简介 * 1、可编程逻辑器件的基本结构 输入 电路 与 阵 列 或 阵 列 输出 电路 输入项 乘积项 或项 输 入 输 出 内部反馈通道，将输出信 号反馈到与阵列输入端。 一、可编程逻辑器件概述 * 2、图形符号 与阵列的输入电路 PLD的输入缓冲电路 A A A 逻辑图形符号 固定连接 可编程连接 C E 与门 A B D F=ACD F A B C D 或门 F=A+C+D F * 与门 A B C D E F=ABCDE F 全选 与门 A A B B 输出恒为零 F A A EN 三态输出缓冲器 A A EN * 二. PAL可编程阵列逻辑 出现于70年代末、80年代初 或阵列固定、与阵列可编程 输出有极性转换和I/O方式 有触发器上电清零 有加密功能 可使用编程器现场编程 真正有效地使用PLD制作ASIC是从PAL开始的 只能一次性编程 注意！ * I 1 I 2 I 3 或阵固定 F1 F 2 F3 PAL的结构示意图 与阵可编程 为熔丝链交 叉点连接 F1=I1I2+I1I2 * 4. PAL的输出结构与使用 PAL的输出结构 基本阵列结构 可编程的输入、输出结构 寄存器输出结构 异或结构 注 意 使用PAL器件必须了解其输出结构！ * (1) 基本阵列结构 On In 输入变量 * (2) 可编程输入、输出结构 In 输入变量 I/On 当三态控制方程为1时，对应的I/O口为输出。 当三态控制方程为0时，对应的I/O口为输入。 该乘积项用于选 通输出三态门 * (3) 寄存器输出结构 In On 输入变量 D Q Q CK OE 这类PAL适用于时序逻辑功能 如计数、移位等。 * (4) 异或型结构 In On 输入变量 D Q Q CK OE 在输出寄存器设置“异或门”该结构对于实现 诸如算述运算和计数之类的操作特别有用， Qn+1=In?Qn * 5.PAL的使用及注意事项 使用PAL的关键在 于将逻辑电路的输 出函数、触发器的 激励输入都写成 与或表达式！ PAL的缺点是输出方式 不能重新组态，编程的 灵活性较差，一般而言， PAL只能用来实现组 合电路和计数器。 * 6.GAL的原理与特点 GAL的结构直接继承了PAL的“与-或”结构 特点表现在输出结构完全不同 输出增加了输出逻辑宏单元（OLMC） （OLMC）可组态为 寄存器型和组合型输出 可编程输出极性 可编程三态控制 特点 1、可重复编程；2、100%可测试； 3、既可实现组合电路又可实现时序电路。 * OLMC CP 八个输出单元 32位输入 32位?64位可编程与逻辑阵列 十个输入缓冲器其中八个是专 用输入端,八个三态输出缓冲器 八个反馈输入缓冲器 反馈输入缓冲器 专用输入端, * GAL器件的OLMC结构图 D Q Q 1 1 0 X 1 0 1 1 0 X 1 0 1 0 1 1 0 1 00 1 1 1 0 0 0 0 1 OE Vcc AC0 AC1(n) CLK XOR(n) AC0 AC1(n) 来自相 邻引脚 至相邻 宏单元 输出多路选择器 反馈源多路选择器 乘积项多路选择器 输出允许控制多 路选择器 AC0+AC1 AC0=1 AC1=0 只有 上式才为“1” 来自相邻引脚 * SYN AC0 AC1(n) XOR(n) OLMC的五种工作模式 输出极性 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 / 低电平有效 低电平有效 低电平有效 低电平有效 高电平有效 高电平有效 高电平有效 高电平有效 / 工作模式 专用输入 专用组合输出 反馈组合输出 时序电路中 的组合输出 寄存器输出 * GAL器件的OLMC结构图 D Q Q 1 1 0 X 1 0 1 1 0 X 1 0 1 0 1