基于MCS96系列单片机课程设计说明稿.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
课程设计 课程名称: 单片机课程设计 学 院: 电气工程学院 专 业:电气工程及其自动化 姓 名 孙长金 学 号: 0908040170 年 级: 092 任课教师: 刘晓波 2012年 7 月 10日 目录 摘要 3 关键字 3 设计要求 3 设计内容 3 设计原理 4 1、8098芯片管脚介绍: 4 2、2764EPROM芯片管脚介绍: 5 3、74LS373锁存器介绍 6 4、6264RAM芯片介绍: 6 程序设计 7 1、硬件连接图 7 2、程序流程图 9 3、汇编程序 10 程序条件 13 心得体会 14 参考资料 15 摘要 通过对MCS-96系列单片机的学习和理解来进行本次课程设计,通过本次课程设计,加深对单片机的理解。掌握定时器和汇编语言的基本原理,以达到综合运用自己所学的知识。 关键字 MCS—96系列单片机 芯片 流程图 汇编 设计要求 本设计要求运用程序和相应的硬件连接,设计一个可以具有使定时器唱歌的功能。 设计内容 音乐播放条件是利用P2.5管脚输出高低电平的变化,即通过改变高低电平的变化速率和改变时间,来实现不同的音调和节奏。 音乐程序的编写是通过程序运行时所消耗的状态周期来延时,根据每条指令所需要的状态周期,通过改变参数来实现频率的输出和节拍的形成。运用查表的方法完成音乐的演奏。 设计原理 1、8098芯片管脚介绍: 48脚的8098芯片 ①输入/输出口 48脚8098有4个8位并行I/O口: P0口:只用于输入。也可用作8路A/D转换器模拟量信号的输入口线ACH0~ACH7。 P2口:多功能双向口。 P3口、P4口:在访问外部存储器时用作系统的地址/数据总线。 ②输入/输出控制、状态寄存器 8098中有2个I/O控制寄存器IOC0、IOCl,以及2个状态寄存器IOS0、IOS1。 I/O控制器0(IOC0) I/O控制器1(IOC1) I/O状态寄存器0(IOS0) I/O状态寄存器1(IOS1) 图1 8098单片机芯片 2、2764EPROM芯片管脚介绍: 2764EPROM芯片:2764是容量为8K*8的EPROM,紫外线擦除,电编程,为28脚的芯片,工作电压我+5V,编程电压为+21V,地址线为A0—A12.工作电源为+5V,编程电源为+21V,最大工作电流为100mA,标准读出时间为250ns的,也有为200ns的,2764引脚图见图2 图2 2764 EPROM芯片引脚图 3、74LS373锁存器介绍: 74LS373是具有8个锁存器的芯片,其引脚图如图3 图3 74LS373引脚图管脚功能1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态) 当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态—A12,使用单一 +5V电源,额定功耗为220mW,典型存取时间为200ns。芯片引脚见图4。 图4 程序设计 1、硬件连接图 图5 整体设计硬件连线图 2、程序流程图 NO YES 3、汇编程序 ORG 2080H JMP INITIAL ORG 2006H JMP TONE-INT ORG 2000H JMP BEAT-INT MAIN: LD SP,#00C0H; LDB INT-MASK,#01H; EI LD EX,#2030H ST EX,2000H[0] LOOP; CA

文档评论(0)

大吧书屋 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档