FPGAASIC低频三相函数信号发生器研究设计论文.docVIP

低频两相函数信号发生器（B题） 摘要：本系统基于FPGA来开发DDS函数发生器，以凌阳单片机SPAICE061A为控制核心，并由D/A转换器、四阶巴特沃思低通滤波器、电流电压转换器、lcd12864液晶显示器和波形移位等模块组成，单片机负责显示、键盘识别和频率控制字与相位控制字的串行输出。系统可输出单相正弦波、两相正弦波和调频信号波，具有输出波频率预置和步进、两相输出波相位差可预置和步进等功能。综合测试证明，本系统实现了赛题的所有要求。 关键词：低频两相 FPGA DDS 单片机 步进 一、引言 目前广泛采用的频率合成技术主要有直接合成、锁相频率合成和直接数字合成三种方式。随着数字技术的飞速发展，高精度大动态范围DAC?的出现和广泛应用，用数字控制方法从一个参考频率源产生多种频率的技术，即直接数字频率合成(DDS)?技术异军突起。DDS(DDS)技术产生低频两相函数信号发生器的设计与制作，整个系统以单片机和CycloneII系列FPGA为控制核心，先把欲产生信号波的波形数据存储在FPGA内定制的ROM中，由单片机的串口发出频率控制字和相位控制字来控制输出波形的频率和相位，控制字的输出可使用单片机的串口来完成，这样可大大节约单片机的I/O资源。 二、系统设计方案与论证 1．系统总体方案 方案一：纯单片机方式 由单片机、D/A转换器及波形数据存储器等组成系统，单片机承担DDS信号波形的合成、所有的逻辑和时序控制等工作。此方案除了要求单片机完成基本的处理分析以外，还需要完成信号波数据的存储、按键的处理、信号显示等控制与变换工作。其优点在于系统规模小，有较大的灵活性，但单片机内部资源和处理速度均难满足要求，此方案极难实现。 方案二：基于IP核技术的FPGA 由带有IP核的FPGA完成采集、存储、显示及D/A转换等功能，由IP核实现人机交互及信号输出分析等功能。这种方案的优点在于系统高度集成、结构紧凑、操作方便；缺点是调试过程繁琐、难度大，难以在短时间内完成系统设计。单片机与FPGA结合 用单片机完成人机界面、系统控制、处理变换等，而用FPGA完成信号输出生成相应逻辑控制时序，这种方案结合了单片机和FPGA的长处，兼顾了前两个方案的优点。同时大多数FPGA都带有内置的EAB存储阵列，ROM可将相位值转换为与之对应的D位幅度码S (n)，然后经D/A转换器变成阶梯波S (t)，再经过低通滤波器平滑后，就可以得到合成的信号波形。合成的信号波形形状取决于波形存储器ROM中存储的幅度码，而且相位控制字可控制输出波形的相位在0o~359o的范围内加减。因此，理论上将DDS可以产生任意波形。 图1 DDS的工作过程和原理 3.两相正弦波产生原理 采用FPGA设计DDS函数发生器可以方便的输出双路信号，而不必增加硬件成本，设计思想如下：设计时将一相的波形数据复制到新建的波形数据ROM表中，作为另一项波的波形数据，在第一相查表地址的基础上加上相位增量（由相位控制字决定），所得的值即为第二路信号的查表地址，由此便可实现两相信号波形的输出，其原理如下图2： 图2 两项正弦波生成原理 4．系统整体框图 由题意知，本系统主要由数模转换模块、显示模块、键盘模块、低通滤波电路模块、电压放大模块和移位电路模块等组成，原理框图如下图2所示： 图3 系统整体原理框图 三、模块方案论证和选择 1.单片机模块 方案一：选用AT89S52 该单片机为51系列增强型8位单片机，具有32个I/O口和8K的内部存储器，晶振频率为12MHz，一个指令周期为1ms。 方案二：选用C8051F005单片机 该单片机具有32个I/O口和32K的ROM，还具有一个12位8通道ADC和256个字节的数据RAM以及2K的片外RAM，具有很高的可扩展性，并且其晶振频率为24MHz，一个指令周期为0.5ms。 本系统要求单片机要能输出多位频率控制字和相位控制字，显然有限的普通I/O口资源无法满足要求，这就要靠单片的串口来实现，由两种方案单片机的晶振频率知，方案二的串行通信效果明显优于方案一，故选择方案二。 2．FPGA模块 方案一：选用CycloneII系列EP2C5T144 FPGA Altera??Cyclone??II系列GPGA 采用全铜层、低K值、1.2伏SRAM工艺设计，裸片尺寸被尽可能最小的优化Cyclone II 器件扩展了FPGA在成本敏感性、大批量应用领域的影响力，延续了第一代Cyclone器件系列的成功。CycloneII系列EP2C5T144 FPGA含4608个逻辑宏单元、两个锁相环，约20万门、约12万RAM bit，并且含全兼容8051核，其主频最高可达250MHz，是普通80