基于VHDL的交通控制灯研究设计与应用全文打印.docVIP

基于VHDL的交通控制灯研究设计与应用全文打印.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
福建农林大学计算机与信息学院 信息工程类 实验报告 课程名称: VHDL数字系统设计 姓 名: 系: 电子信息工程 专 业: 电子信息工程 年 级: 2008级 学 号: 指导教师: 职 称: 2011 年 6 月 18 日 实验项目列表 序号 实验项目名称 成绩 指导教师 1 基于VHDL的交通控制灯设计 蔡剑卿 福建农林大学计算机与信息学院信息工程类实验报告 实验 基于VHDL的交通控制灯设计 1.实验目的和要求 模拟十字路口交通信号灯的工作过程,利用实验板上的两组红、黄、绿LED作为交通信号灯,设计一个交通信号灯控制器。 基本要求: (a)信号灯分别由红、黄、绿三种颜色组成,运行时,绿灯亮40秒钟,然后闪5秒,绿灯灭,黄灯亮2秒,黄灯灭,红灯亮,同时另一方向的绿灯亮,红灯亮的时间为47秒 。 扩展要求: (b)增加显示功能,即每个灯亮时显示相应的秒数并倒计时。 (c)增加左转功能,即信号灯由红灯、黄灯和两个绿灯组成,左转时间为15秒,红灯亮的时间调整为62秒。 2.实验原理或方案 1.总体方案的设计: 交通灯控制电路主要由以下几部分构成 交通控制灯系统总体电路图 3.主要仪器设备 装有Altera公司Max+plusⅡ仿真软件的计算机一台。 选择FPGA器件:Cyclone中的EP1C12Q240C8。 EDA-VI实验箱一台。 实现数据下载的数据线,导线。 开关以及LED灯。 四位八段数码显示管。 4.操作方法与实验步骤 Max+plusⅡ开发工具是美国Altera公司自行设计的一种软件工具,其使用方法如下: (1)建立和编写一个VHDL语言的工程文件 首先启动Max+plusⅡ系统,启动后系统进入主菜单画面。 (a)打开文本编辑器;用鼠标点击File/New选项,接着屏幕会出现New的对话框。在对话框内有4种编辑方式:图形编辑、符号编辑、文本编辑和波形编辑。VHDL文件属于文本,那么应该选择文本编辑方式,点击OK按钮,屏幕上将出现一个无名的编辑窗口,则系统进入文本编辑状态。 (b)在编辑窗口中进行编辑输入,输入相应的描述语句。 (c)存盘。(a 我们编辑的VHDL文件扩展名为vhd;b 保存的文件名必须和所定义的实体名相同。c 文件存盘的目录不应是根目录或桌面,建议存放在Max2work或Maxplus2目录,或其子目录。) (2) VHDL程序的编译 (a)若文件没有打开,需首先打开要编译的VHDL文件; (b)将目前的文件设置成工程文件;点击File/Project/Set Project to Current File。 (c)打开编译器;点击主菜单MAX+plusⅡ/Compiler选项。 (d)编译开始前还应确定源程序的版本。 点击主菜单中的Interfaces/VHDL Netlist Reader Settings…选项,就可在屏幕上显示VHDL Netlist Reader Settings(网表阅读器设置)对话框,有VHDL 1987或VHDL 1993版本可供我们选择。 (e)开始编译;点击编译对话框中的Start按钮,编译即开始。 在编译过程中如果编译器发现源程序语法有错就会自动弹出错误信息窗进行提示。这时需回到文本编辑器,修改VHDL程序中的错误,然后再继续编译直到全部正确为止。 (3) VHDL程序的功能仿真 仿真是为了验证我们所编写的VHDL程序的功能是否正确。 1首先生成仿真波形文件 (a)打开波形编辑器;点击主菜单的MAX+plusⅡ/Waveform Editor选项,就可在屏幕上显示波形编辑器窗口。 (b)确定仿真持续时间(File/End Time)。 (c)选进输入输出端口名; (d)编辑输入信号波形;通过波形编辑器左侧的信号设置工具栏可以进行输入信号的波形编辑。对于输出信号波形,其最终值由仿真结果确定,我们可以把它设置为缺省值,例如设置为不定值或高阻值。 (d)信号波形编辑完成后,需存盘为仿真使用,文件名采取默认方式即可。 2打开仿真器;点击主菜单MAX+plusⅡ\Simulator项,此时弹出Simulator对话框。点击对话框的Start按钮,仿真即开始。在仿真结束后打开仿真波形文件(点击右下角的Open SCF按钮)即可以显示仿真结果。 (4) 芯片的时序分析 仿真结果从波形上来看,很难给出定量的信号延迟关系,这一点时序分析却能直观地用表来进行显示。 (a)选择要下载的器件型号; (b)需要再编译一次。 (c)打开时序仿真器;点击Timing Analyzer选项,即可显示Timing Analyzer对话框。在对话框弹出时,表中是空白的。 (d)最后点击St

文档评论(0)

大吧书屋 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档