基于IP Core的FIR数字滤波器的FPGA实现.pdfVIP

维普资讯 Vo1．24 No．3 安徽工业 大学学报 第24卷 第3期 July 2007 J．ofAnhuiUniversityofTechnology 2007年 7月 文章编号：1671—7872(2007)03—0309—05 基于IPCore的FIR数字滤波器的FPGA实现 许金生 。周春雪，赵从毅 (安徽工业大学 电气信息学院，安徽 马鞍 山243002) 摘要 ：介绍使用EDA工具及IPCore开发基于FPGA的FIR数字滤波器，采用去伪延迟控制器 ，截除因滤波器延迟产生的伪信 号。使用FDATool工具设计 FIR数字滤波器，利用现有的IPCore在FPGA器件上实现滤波器设计，借助ChipScopePro工具验 证实现结果。整个过程方便、快捷；去伪延迟控制器效果明显。 关键词：可编程逻辑门陈列；有限冲击响应；IP核；伪信号 中图分类号：TP274 文献标识码 ：B FPGA RealizationofFIR DigitalFilterBasedonIPCore XU Jin-sheng，ZHOU Chun-xue，ZHAO Cong-yi (SchoolofElectricalEngineeringInformation，AnhuiUniversityofTechnoloyg，Maanshan243002，China) Abstract：Introducedthewholeflow ofhow todesigntheFIRdigitalfilterbasedonFPGA usingthetoolofEDA and IP Core，and clarified the method ofhow to cutfake single due to the delay offilter．Finally，the experimentationisvalidatedbydintofChipScopepro．Theresuh ofvalidation showsthatthewholeprocessof implementismoreconvenientandrapid，andtheimpactofdelaycontrollerwhich isusedtocutfakesingleis evident． Keywords：FPGA；FIR；IPCores；fakesingle 随着 IC(IntegratedCircuit)技术的发展和EDA(ElectronicDesignAutomatic)SE具的完善，现场可编程逻辑 门陈列FPGA(FieldProgrammableGateArray)由于兼具现场可编程的灵活性 ，以及门阵列器件集成度高的优 点，在数字系统设计中被广泛使用。FPGA可并行执行的特点决定它更加广泛地应用于实时数字信号处理领 域，各大FPGA器件厂商以及第三方都陆续推出专门的数字信号处理IP(IntellectualProperty)Cores，使得基 于FPGA的数字信号处理DSP(DigitalSignalProcessing)系统的开发更加便捷。 DSP系统的开发通常包括建立系统模型、设计实现、验证等步骤，作为基本的DSP单元l【1，基于FPGA的 FIR数字滤波器系统的开发也不例外。文中介绍使用 Xilinx公司提供的FPGA集成开发环境 ISEfrI1he IntergatedSoftwareEnvironment)、片 内逻辑分析仪 ChipScopePro等 EDA工具和免费 IPCores，结合 Mathworks公司的MATLAB软件开发基于FPGA的FIR数字滤波器系统的方法，该方法具有一般性，也适用 于其它基于FPGA的DSP系统。并阐明如何截除因滤波器延迟产生的伪信号。 1 FIR数字滤波器模型的建立 FIR数字滤波器可以满足滤波器对幅度和相位特性的严格要求，避免模拟滤波器温漂和噪声等问题，具 有精确的线性相位、容易用硬件实现和系统稳定等优点。因此，FIR数字滤波器在高保真的信号处理，如电力 系统谐波分析、数字音频、图像处理、数据传输 、生物医学等领域得到广泛应用。对于Ⅳ阶FIR滤波器来说， 差分方程表达形式为：