基于DSP的抢答器的设计与开发.docVIP

目 录 1 绪 论 1 1.1 设计研究的相关背景 1 1.2 设计研究的重要性 1 2　系统软件 2 2.1 设计任务 2 2.2 抢答器鉴别模块 4 2.3 抢答信号输出模块 5 2.4 抢答计时模块 6 2.5 答题计时模块 7 2.6 防抖动电路模块 9 2.7 抢答计分模块 11 2.8 分频模块 13 2.9 抢答显示模块 15 2.10 抢答报警模块 17 2.11 答题报警模块 19 2.12 顶层模块 20 3 总结 22 参考文献 23 致 谢 24 附录A 25 摘 要 抢答环节经常出现在竞赛、文体娱乐等活动中，在活动中抢答是一种生动活泼的教育形式和方法，它通过抢答和必答方式引起参赛者和观众的兴趣，并能在短时间内，增加人们的科学知识和生活知识。为了在比赛活动中，准确、公正、直观地判断出第一抢答者，通常需要一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者并进行抢答、计分等功能。所以，研究智力抢答器具有较强的实际意义。 本次设计运用QuartusⅡ7.2软件和VHDL语言进行设计，进行了系统需求分析、系统的总体规划、各个模块设计及顶层文件的设计，实现了比赛中的智力抢答功能，其中包括：第一抢答鉴别功能；抢答信号输出模块；抢答计分功能；抢答以及答题倒计时功能；犯规报警功能以及分数、时间台号显示等功能。因此本设计具有电路简单 、可靠性强 、运算速度高等特点 。随着相关设备的提高，我们可以考虑将抢答器的功能进行扩展，扩展成为功能更加全面的智力抢答器。 关键词： 四人抢答器 数码显示 动态显示 信号封锁 犯规报警 1 绪 论 1.1 设计研究的相关背景 图2-1 方案一方框图 在该方案中，由抢答鉴别模块、所存模块、及LED显示模块组成，该方案能够完成抢答过程，但是对于分数、犯规等的操作具有局限性，不能够完全满足智力抢答器的全部功能。 方案二： 该方案方框图(如图2-2)： 图2-2 方案二方框图 此方案中整个电路由抢答鉴别模块、抢答信号输出模块、抢答计时模块、答题计时模块、抢答计分模块、防抖动模块、分频模块、抢答超时报警模块、答题超时报警模块组成，最后由数码管显示各个结果。 (2)方案的确定及功能分析： 根据方案一与方案二的对比选择方案二作为本次设计方案。 本次设计要求设计一个可以容纳4组参赛者的智力抢答器，具体功能设定如下： ①每组设置一个抢答按钮供抢答者使用。抢答器具有第一信号鉴别功能，用指示灯显示第一抢答者的组别。 ②设置一个主持人复位按钮，主持人按动复位按钮后，显示抢答组别的4个指示灯熄灭；七段数码管计时复位，显示初始秒数； ③设置一个使能按钮，在使能按钮高电平有效时，开始倒计时允许抢答。 ④设置一个抢答倒计时模块，主持人宣读题目之后按下复位键开始倒计时，倒计时为9秒，允许选手在此9秒内抢答，若有选手提前抢答为犯规操作指示灯不亮，若有选手在规定的倒计时内抢答，对应的指示灯亮停止抢答倒计时，若倒计时为0秒时仍然没有选手抢答，无人抢答报警灯亮。 ⑤设置一个答题倒计时电路模块，由主持人根据题目的难易程度可分别将答题时间预先设置为59秒、39秒、19秒三种答题时间，当有选手抢答成功时按下使能键开始答题倒计时，当时间计为0秒时停止答题，停止答题报警信号灯亮，停止答题。 ⑥设置一个计分模块，为每组计分，为每组预置5分，选手答对一次加一分，答错一次减一分，先满9分或者等题目全部答完最高分者胜利，抢答期间零分的选手出局，并且本模块设计一分数恢复按钮，待主持人将分数恢复后开始下一轮的抢答。 2.1.2 模块的划分 (如图2-2)整个系统可分为：抢答鉴别模块、抢答信号输出模块、抢答计时模块、答题计时模块、抢答计分模块、防抖动模块、分频模块、抢答超时报警模块、答题超时报警模块、抢答显示模块、顶层模块11个部分。 2.2 抢答器鉴别模块 4组抢答理论上应有16中可能的选择情况，但是由于芯片的速度非常块，两组以上同时抢答成功的可能性极小，本设计设计了这4种情况，以简化电路的复杂性。由于抢答按钮按下后没有自锁功能，因此本模块设计了自锁功能(即当一抢答者抢答后其他抢答者不能再抢答上)。直到下一次重新开始抢答。 2.2.1 抢答鉴别模块VHDL程序设计关键代码 2.2.2 抢答鉴别模块元件图 运行抢答鉴别模块，生成抢答鉴别模块元件图(如图2-3)： 图2-3 抢答鉴别模块元件图 抢答鉴别模块元件图(如图2-3)分析： rst为复位信号输入端；s1、s2、s3、s4为抢答信号输入端；D1、D2、D3、D4为抢答信号输出端。 2.2.3 抢答鉴别模块仿真 使用QuartusⅡ对抢答鉴别模块进行功能仿真(如图2-4)： 图3-4 抢答鉴别模块仿真 仿真图(如图