- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第7章 DSP Builder系统设计工具 7.1 DSP Builder安装 使用DSP Builder创建HDL设计需要有下面的软件支持: ?Matlab 6.1或6.5版本; ? Simulink 4.1或5.0版本; ? Quartus?Ⅱ 2.0以上版本; ? Synplify 7.2以上版本或LeonardoSpectrum 2002c以上版本(综合工具); ? ModelSim5.5以上版本(仿真工具)。 软件安装 1、找到安装软件所在目录,双击DSPBuilder-v2.1.3.exe文件。 2、在出现的安装向导中,根据提示操作即可完成DSP Builder的安装。 如果在安装DSP Builder之前还没有安装Matlab软件,则在DSP Builder安装向导的最后将弹出如图所示的对话框。 Matlab软件中查看DSP Builder的库 DSP Builder安装在磁盘上的目录结构 授权文件的安装 在使用DSP Builder之前,必须得到Altera的授权文件。如果没有安装DSP Builder的授权文件,用户只能用DSP Builder模块建立Simulink模型,但不能生成硬件描述语言(HDL)文件或Tcl脚本文件。 注意:在安装DSP Builder授权之前,必须已经安装了授权的Quartus?Ⅱ软件。 授权文件的安装 得到DSP Builder授权文件后,可以直接将授权文件的内容粘贴到Quartus?Ⅱ授权文件(license.dat)中,或在Quartus?Ⅱ软件中单独指定DSP Builder授权文件。 授权文件的安装 在Quartus?Ⅱ软件中指定DSP Builder授权文件,其操作步骤如下: (1) 将DSP Builder的授权文件以一个不同的文件名单独保存,如dsp_builder_license.dat。 (2) 启动Quartus?Ⅱ软件。 (3) 选择Tools→License Setup命令,弹出Options对话框的License Setup页面。 (4) 在License File栏中,在已经存在的Quartus?Ⅱ授权文件后面加一个分号“;”,在分号后面输入DSP Builder授权文件所在的目录及文件名。 (5) 点击OK按钮保存设置。 授权有效性检查 在Matlab命令窗口输入下面的命令: dos (lmutil lmdiag C4D5_512A) 如果授权文件安装正确,则该命令产生的DSP Builder授权状态输出如图所示。 7.2 嵌入式DSP设计流程 Altera DSP设计流程提供了系统级综合,并且为DSP系统的软、硬件分离设计提供了灵活性。另外,Altera支持基于硬件描述语言(HDL)和基于C/C++的设计流程。Altera的整套开发工具提供了完整的设计平台,包括DSP Builder、SOPC Builder和Quartus?Ⅱ软件,允许用户在系统设计中提高性能,并获得软、硬件综合设计的灵活性。 Altera DSP设计总体流程图 DSP Builder设计流程 DSP Builder提供了一个无缝链接的设计流程,允许设计者在Matlab软件中完成算法设计,在Simulink软件中完成系统集成,然后通过SignalCompiler模块生成在Quartus?Ⅱ软件中可以使用的硬件描述语言文件。使用DSP Builder工具,设计者可以生成寄存器传输级(RTL)设计,并且在Simulink中自动生成RTL测试文件。这些文件是已经被优化的预验证RTL输出文件,可以直接用于Altera Quartus?Ⅱ软件中进行时序仿真比较。 DSP Builder设计流程 对于DSP Builder设计,Altera提供自动和手动两种综合、编译流程。如果DSP Builder模型是顶层设计,则两种综合与编译流程都可以使用;如果DSP Builder模型不是顶层设计,而是非DSP Builder硬件设计中的一个独立模块,则只能使用手动综合、编译流程,在DSP Builder软件之外建立顶层编译设置,包括: ? 将DSP Builder模型生成的VHDL文件加入顶层综合工程。 ? 将所有用到的IP库加入Quartus?Ⅱ工程。 7.3 DSP Builder设计过程
文档评论(0)