第四章 硬件描述语言课件.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2005-9-20 乐山师范学院物电系 4.1.2 VHDL的历史 80 年代初由美国国防部在实施超高速集成电 路(VHSIC)项目时开发的。 1987年由 IEEE 协会批准为 IEEE 工业标准, 称为 IEEE1076-1987。 各EDA公司相继推出支持VHDL的设计环境。 1993年被更新为 93 标准,即IEEE1076-1993。 进一步提高抽象描述层次,扩展系统描述能力。 3)VHDL与电原理图描述的比较: VHDL具有较强的抽象描述能力,可进行系统 行为级别的描述。描述更简洁,效率更高。 VHDL描述与实现工艺无关。 电原理图描述必须给出完整的、具体的电路 结构图,不能进行描象描述。描述繁杂,效率低。 电原理图描述与实现工艺有关。 4.1.5 VHDL与其它硬件描述语言的比较 VHDL: 具有较强的系统级抽象描述能力,适合行为 级和 RTL级的描述。设计者可不必了解电路细节, 所作工作较少,效率高。但对综合器的要求高, 不易控制底层电路的生成。IEEE标准,支持广泛。 VHDL 大小写不敏感 VHDL语言的一些基本特点: VHDL语言由保留关键字组成; 一般,VHDL语言对字母大小写不敏感; 例外:‘ ’、“ ”所括的字符、字符串; 每条VHDL语句由一个分号(;)结束; VHDL语言对空格不敏感,增加可读性; 在“--”之后的是VHDL的注释语句; VHDL有以下描述风格: 行为描述; 数据流(寄存器传输RTL)描述; 结构化描述; (2)STD 库(默认库) 库中程序包为:standard, 定义最基本的数据类型: Bit,bit_vector ,Boolean, Integer,Real,and Time 注:Type BIT 2 logic value system (‘0’, ‘1’) (3)面向ASIC的库 (4)WORK库(默认库) (5)用户定义库 2 选 1 选择器: 重载操作符定义: 对已存在的操作符重新定义,使其能进行不 同类型操作数之间的运算,称为重载操作符。定 义重载操作符的函数称为重载函数。 重载操作符由原操作符加双引号表示。如 “+” 重载操作符的定义见 IEEE 库的程序包: std_logic_arith、 std_logic_unsigned、 std_logic_signed 重载操作符的使用: 2)整数类型 用户定义的整数类型是标准包中整数类型的子范围。格式: 例: type my_integer is integer range 0 to 9; 3)数组类型 数组:同类型元素的集合VHDL支持多维数组。 多维数组的声明: type byte is array(7 downto 0) of bit; type vector is array(3 downto 0) of byte; 限定数组、非限定数组、属性: type 类型名称 is range 整数范围; 限定数组: 其索引范围有一定的限制。 格式: 非限定数组:数组索引范围被定义成一个类型范围。 格式: 例:type bit_vector is array(integer range ) of bit; variable my_vector : bit_vector (5 downto -5); type 数组名 is array(数组范围) of 数据类型; type 数组名 is array(类型名称 range ) of 数据类型; 属性: VHDL为多种类型定义了属性。 语法如下: 对象’属性

文档评论(0)

xiexie2012 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档