串行数据收发器设计.docVIP

学 号 天津城建大学 EDA技术及应用 设计说明书 题目 串行数据收发器设计 起止日期： 2014年12 月22日 至 2014年 12 月26日 学生姓名 杨棋焱 班级 11电信2班 成绩 指导教师(签字) 计算机与信息工程学院 天津城建大学 课程设计任务书 2012 —2013 学年第 1 学期 电子与信息工程 系 电子信息工程 专业 课程设计名称： EDA技术及应用 设计题目： 串行数据收发器设计 完成期限：自 2014 年 12月 22 日至 2014 年 12 月 26 日共 1 周 一．课程设计依据 在掌握常用数字电路原理和技术的基础上，利用EDA技术和硬件描述语言，EDA开发软件（QuartusⅡ）和硬件开发平台（达盛试验箱CycloneⅡFPGA）进行初步数字系统设计。 二．课程设计内容 采用状态机结构设计简易全双工串行数据收发器，串行数据收发速率为9600bit/s，数据帧为RS232标准：1个起始位，8位数据，1位校验位，1.5位停止位。要求把数据发送、接收结果分别在2对数码管上以16进制显示出来。要求采用状态机或计数器设计，具有奇偶校验功能，接受错误时显示- - - -，并编写串行数据测试程序进行仿真。扩展设计：采用16倍超采样频率方法，实现串行数据接收和发送。 三．课程设计要求 1. 要求独立完成设计任务。 2. 课程设计说明书封面格式要求见《天津城建大学课程设计教学工作规范》附表1 3. 课程设计的说明书要求简洁、通顺，计算正确，图纸表达内容完整、清楚、规范。 4. 测试要求：根据题目的特点，采用相应的时序仿真或者在实验系统上观察结果。 5. 课设说明书要求： 1) 说明题目的设计原理和思路、采用方法及设计流程。 2) 对各子模块的功能以及各子模块之间的关系作明确的描述。 3) 对实验和调试过程，仿真结果和时序图进行说明和分析。 4) 包含系统框图、电路原理图、HDL设计程序、仿真测试图。 指导教师（签字）： 教研室主任（签字）： 批准日期： 2014 年 12 月 18 日 目录 第一章 设计方案 1 1.1 设计原理 1 1.1.1 UART介绍 1 第二章 设计内容 3 2.1模块组成 3 2.2模块设计 3 2.2.1 顶层模块 3 2.2.2 波特率发生器 3 2.2.3 UART接收器 3 2.2.4 UART发送器 5 第三章 实验仿真及调试 7 3.1创建工程文件 7 3.2子模块电路设计 7 3.2.1波特率发生器 7 3.2.2 UART接收器 17 3.2.3 其它功能模块 21 3.2.4顶层文件设计 24 3.2.5器件管脚分配 25 3.2.6硬件下载及调试 26 第四章 总结 27 第一章 设计方案 1.1 设计原理 由任务书要求可知道全双工串行数据收发器由FPGA UART系统组成：波特率发生器；接收模块；发送模块，本次实验通过通用异步收发器实现简易全双工串行数据收发器的设计。 图1 设计总体框图 1.1.1 UART介绍 UART（Universal Asynchronous Receiver Transmitter通用异步收发器）是一种应用广泛的短距离串行传输接口。常常用于短距离、低速、低成本的通讯中。8250、8251、NS16450等芯片都是常见的UART器件。基本的UART通信只需要两条信号线（RXD、TXD）就可以完成数据的相互通信，接收与发送是全双工形式。TXD是UART发送端，为输出；RXD是UART接收端，为输入。 1.UART的基本特点是： （1）在信号线上共有两种状态，可分别用逻辑1（高电平）和逻辑0（低电平）来区分。在发送器空闲时，数据线应该保持在逻辑高电平状态。 （2）起始位（Start Bit）：发送器是通过发送起始位而开始一个字符传送，起始位使数据线处于逻辑0状态，提示接受器数据传输即将开始。 （3）数据位（Data Bits）：起始位之后就是传送数据位。数据位一般为8位一个字节的数据（也有6位、7位的情况），低位（LSB）在前，高位（MSB）在后。 （4）校验位（parity Bit）：可以认为是一个特殊的数据位。校验位一般用来判断接收的数据位有无错误，一般是奇偶校验。在使用中，该位常常取消。 （5）停止位：停止位在最后，用以标志一个字符传送的结束，它对应于逻辑1状态。 （6）位时间：即每个位的时间宽度。起始位、数据位、校验位的位宽度是一致的，停止位有0.5位、1位、