第4章时序逻辑电路.ppt

第4章 时序逻辑电路 本章主要内容： 4.1 时序逻辑电路的特点和表示方法 4.2 触发器 4.3 时序逻辑电路的分析与设计 4.4 寄存器 4.5 计数器 4.6 顺序脉冲发生器 4.1 时序逻辑电路的特点和表示方法 4.1.1 时序逻辑电路的特点 时序逻辑电路在逻辑功能上的特点 任一时刻的输出不仅取决于该时刻的输入，而且和电路的原状态有关。 时序逻辑电路在结构上的特点 ⑴电路中包含存储元件——通常由触发器构成 ⑵存储元件的输出和电路输入之间存在着反馈连接，这是时序电路区别于组合电路的重要特点之一。 4.1.1 时序逻辑电路的特点 时序逻辑电路的框图表示 4.1.1 时序逻辑电路的特点 时序逻辑电路的框图表示 4.1.2 时序逻辑电路的表示方法 在分析时序逻辑电路时，因为存储电路的存在，使得时序逻辑电路任一时刻的稳定输出不仅决定于该时刻的输入，而且还与电路的原状态有关，因此分析时要比组合逻辑电路复杂。时序电路的描述方法和组合逻辑电路的描述也有所不同。一般来说，时序逻辑电路有逻辑函数式、状态转换真值表、状态转换图和时序波形图四种表示方法。 4.1.2 时序逻辑电路的表示方法 ⒈ 逻辑函数式 输出方程 F(tn )=W[X(tn),Q(tn)] 状态方程 Q(tn+1)=G[Z(tn),Q(tn)] 驱动方程 Z(tn)=H[X(tn),Q(tn)] 其中tn+1、tn表示相邻的两个离散时间。 只用驱动方程、状态方程、输出方程表示时序电路功能不直观、不完整。用状态转换真值表、状态图和时序图三种表示方法，可以描述时序电路状态转换的全部过程。 4.1.2 时序逻辑电路的表示方法 ? ⒉ 状态转换真值表 反映时序电路的输出F(tn )、次态Q(tn+1 )和输入X(tn )及现态Q(tn )间对应关系的表格叫状态转换真值表（简称状态表）。 状态表可以将输入变量和电路初态代入状态方程和输出方程，求出电路的状态和输出值，把得到的次态作为新的初态，和此时的输入变量一起代入状态方程和输出方程，得到一组新的次态和输出值，如此计算下去，并把结果列成表格，即得状态转换表。 4.1.2 时序逻辑电路的表示方法 ⒊ 状态转换图 反映时序逻辑电路状态转换规律及相应输入、输出取值情况的几何图形称为状态转换图。 ⒋ 时序波形图(工作波形图) 在时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫做时序图。 4.2 触发器 触发器(flip-flop)是能够存储一位二进制数的逻辑电路，是时序逻辑电路的基本单元电路。 分类 按照逻辑功能的不同可分为 RS触发器 D触发器 JK触发器 T触发器等 4.2 触发器 分类 按照触发方式的不同 时钟控制主从触发 边沿触发 根据存储数据原理的不同 静态 动态 4.2.1基本RS触发器 ⒈ 与非门构成的基本RS触发器(RS flip-flop) ⑴ 电路结构 4.2.1基本RS触发器 ⒈ 与非门构成的基本RS触发器(RS flip-flop) ⑴ 电路结构 4.2.1基本RS触发器 ⒈ 与非门构成的基本RS触发器(RS flip-flop) ⑵ 工作原理 当时 ，电路稳定状态，输出保持不变。 若触发器处于0状态，Q=0，在 端送入一个负脉冲，则电路迅速翻转到1状态。只要 端的负脉冲大于2tpd， 负脉冲结束后，电路仍处于1状态。故 称作置位(set)端或预置(preset)端。即当Q=0 ， ，若 ，则 。若触发器处于1状态，在 端加负脉冲，触发器1状态不变。 4.2.1基本RS触发器 ⒈ 与非门构成的基本RS触发器(RS flip-flop) ⑵ 工作原理 若触发器处于1状态，Q=1、 ，在 端送入一个负脉冲，电路迅速翻转到0状态。只要 端的负脉冲大于2tpd， 负脉冲结束后，电路仍处于0状态。故 端称作复位(reset)端或清零(clear)端。即当Q=1、 时，若 ，则 。若触发器处于0状态，在 端加负脉冲，0状态保持不变。 4.2.1基本RS触发器 ⒈ 与非门构成的基本RS触发器(RS flip-flop) ⑵ 工作原理 如果在 、 端同时加入负脉冲，可知，在负脉冲作用期间，Q、 将同时输出1，而当负脉冲同时结束时，触发器转换到什么状态将是不确定的。因此这种触发器不允许