06采用中、大规模集成电路逻辑的设计.pptVIP

作业 6.1 6.2 6.3 6.4 (1) 6.5 6.6 6.8 6.11 第6章 采用中、大规模集成电路的逻辑设计 单个芯片的集成度越来越高： 小规模集成电路SSI仅仅是器件（如门电路或触发器）的集成； 中规模集成电路MSI则是逻辑部件（如译码器、计数器等）的集成； 大规模LSI、超大规模集成电路VLSI就是一个数字子系统或整个数字系统的集成。 第6章 采用中、大规模集成电路的逻辑设计 以小规模集成电路为基础的逻辑设计，追求的目标是尽量减少逻辑门和触发器的数量，它的概念和方法是数字系统逻辑设计的基础。 采用中、大规模集成电路进行设计时，关键是从要求的逻辑功能出发，选择合适的组件，充分利用芯片所具有的功能，尽量减少芯片间的连线，必要时再用小规模集成电路设计适当的辅助接口电路，使所用的芯片个数最少，既经济又方便地实现所需逻辑功能。 6.1 二进制并行加法器 例. 用四位二进制并行加法器74283设计一个将8421BCD码转换为余3码的代码转换电路。 分析： 余3码的函数表达式为： 例.用四位二进制并行加法器74283设计一个四位加法/减法器。 可使C0 作功能选择变量M，当M为0时，执行A+B+0运算，当M为1时，执行A+ +1=A-B运算。 例.用四位二进制并行加法器74283设计一位8421BCD码十进制加法器。 两个用8421BCD码表示的十进制数相加，并以8421BCD码给出其和数的加法器，称为8421BCD码加法器。 8421BCD码加法器 6.2 数值比较器 用来比较A和B两个正数而确定其相对大小的逻辑电路称为数值比较器。 例.用两个四位数值比较器7485，对两个八位二进制数A、B进行比较。 6.3 译码器 译码器是一种多输出组合逻辑部件，它能将n个输入变量变换成2n个输出函数，并且每个输出函数对应于n个输入变量的一个最小项。 一种典型的中规模集成电路 三输入八输出译码器74138。 例.用74138和适当的门电路实现逻辑函数。F（A，B，C，D）=∑m（2，4，6，8，10，12，14） 需要两个74138芯片，并将使能端作为输入端。把两个三输入八输出译码器扩展成四输入十六输出译码器。 6.4 多路选择器 多路选择器又称数据选择器或多路开关，它是一种多路输入单路输出的组合逻辑电路。 其逻辑功能是从多个输入中选出一个，并把它的信息传送到输出。输出对输入的选择受选择控制变量控制。 典型的四路选择器74153，一个74153芯片有两个四路选择器。 6.5 计数器 例.用74193和适当的门电路构成模10加法计数器。 可假设计数器的初始状态QDQCQBQA为0000。 例.用74193和适当的门电路构成模12减法计数器。 可假设计数器的初始状态QDQCQBQA为1111。 6.6 寄存器 例.用双向移位寄存器74194构成模4计数器。 可假设计数器的初始状态Q0Q1Q2Q3为1000。 其计数状态序列为1000-0100-0010-0001 例.用两块双向移位寄存器74194实现模8计数器。 6.7 只读存储器ROM 只读存储器ROM（ Read Only Memory ）是数字系统的重要组成部件，它是一种只能读出原数据，而不能再写入新数据的只读不写的存储器，通常用来存储那些不需要改变的程序和数据。 半导体存储器按读写功能分类时的详细情况如下图所示： ROM 的逻辑结构包括两部分： 地址译码器，译码量由存储单元数决定，它实现了输入变量的所有最小项。 译码器实质上是一个“与”门阵列逻辑结构。 　存储矩阵，驱动相应的字选择线，读出相应地址单元的字，字的位数等于输出变量数。 实现了最小项“或”门阵列逻辑结构。 ROM的简化阵列图 为了看得清楚，ROM 只保存“与”阵列和“或”阵列，进而“与”阵列用地址译码器替代成为简化的 ROM 阵列图。　　存储矩阵中每个存储单元可以用二极管、三极管、熔丝或其它存储元件组成。 在字线与位线相交处用点（·）表示存储元件，有点表示“1”；无点表示“0”。 ROM阵列图 ROM的容量大小不但和输入地址线数目有关，而且与输出线数目有关。 通常，一个具有n位地址输入和m位数据输出的ROM，其存储容量为2n*m（位）。 ROM是由一个固定连接的“与”阵列和一个可编程连接的“或”阵列组成，故用户只要改变“或”阵列上连接点的数量和位置，就可以实现不同的逻辑函数。 例6.12 用ROM实现组合逻辑设计，将 4 位二进制数转换为 Gray 码。 6.8 可编程逻辑阵列PLA 对于n个地址输入的ROM，必须产生全部n个变量的2n个最小项。即使某些存储单元是不需要的，或者许多存储单元的内容是一样的，也无法节省这些存储单元，这样势必浪费ROM芯片