集成电路版图的设计.ppt

* 硅栅CMOS与非门版图举例 刻P阱 刻p+环 刻n+环 刻有源区 刻多晶硅 刻PMOS管S、D 刻NMOS管S、D 刻接触孔 反刻Al 图G 硅栅CMOS与非门版图 * 8.4.3 源漏电容 p. 149 * N阱 N阱 N阱 p. 156 Poly-S Al 图例： 实线：扩散区， 虚线：铝， 阴影线：多晶硅、 黑方块：引线孔 引线孔 扩散区 MR,P MR,N * CMOS IC 版图设计技巧 1、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。 （2）特殊要求的单元是否安排合理，如p阱与p管漏源p+区离远一些，使?pnp?，抑制Latch-up，尤其是输出级更应注意。 （3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。 （4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。 * 2、单元配置恰当 （1）芯片面积降低10%，管芯成品率/圆片 可提高15?20%。 （2）多用并联形式，如或非门，少用串联形式，如与非门。 （3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。 * 3、布线合理 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。 扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。 长连线选用金属。 多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。 注意VDD、VSS布线，连线要有适当的宽度。 容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。 * 4、CMOS电路版图设计对布线和接触孔的特殊要求 （1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。 ? 采用接衬底的环行VDD布线。 ? 增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。 ? 对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。 ? 尽量使VDD、VSS接触孔的长边相互平行。 ? 接VDD的孔尽可能离阱近一些。 ? 接VSS的孔尽可能安排在阱的所有边上（P阱）。 * （2）尽量不要使多晶硅位于p+区域上 多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂——导致杂质补偿，使?多晶硅?。 （3）金属间距应留得较大一些（3?或4?） 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。 * 5、双层金属布线时的优化方案 （1）全局电源线、地线和时钟线用第二层金属线。 （2）电源支线和信号线用第一层金属线（两层金属之间用通孔连接）。 （3）尽可能使两层金属互相垂直，减小交叠部分得面积。 * 1. 阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底 2. 有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅 4. 有源区注入——P+、N+区（select)。做源漏及阱或衬底连接区的注入 5. 接触孔——多晶硅，注入区和金属线1接触端子。 6. 金属线1——做金属连线，封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 金属线2——做金属连线，封闭图形处保留铝 硅栅CMOS 版图和工艺的关系 * N well P well CMOS反相器版图流程(1) 1. 阱——做N阱和P阱封闭图形，窗口注入形成P管和N管的衬底 * N diffusion CMOS反相器版图流程(2) 2. 有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层 * P diffusion CMOS反相器版图流程(2) 2. 有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层 * Poly gate CMOS反相器版图流程(3) 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅 * N+ implant CMOS反相器版图流程(4) 4. 有源区注入——P+，N+区（select)。 * P+ implant CMOS反相器版图流程(4) 4. 有源区注入——P+、N+区（select)。 * contact CMOS反相器版图流程(5) 5. 接触孔——多晶硅，注入区和金属线1接触端子。 * Metal