电子设计自动化第三章 34.pptVIP

3.4 VHDL语句 顺序描述语句 赋值语句 转向控制语句 等待语句 子程序调用语句 返回语句 空操作语句 信号代入语句 IF语句 2、CASE语句 LOOP语句的书写格式一般有两种： 在LOOP语句中，NEXT语句用于跳出本次循环 。 在LOOP语句中，用EXIT语句跳出并结束整个循环状态（而不是仅跳出本次循环），继续执行LOOP语句后继的语句。 6、WAIT语句 RETURN语句 RETURN语句是一段子程序结束后，返回主程序的控制语句。 NULL语句 3.5 并发描述语句 并发语句结构是最具VHDL特色的。 在VHDL中，并发语句有多种语句格式，它们在结构体中的执行是同步进行的，或者说是并行运行的；其执行方式与书写顺序无关。 在执行中，并发语句之间可以有信息往来；也可以是互为独立、互不相关、异步运行（如多时钟情况）。但每一并发语句内部的语句运行方式可以不同，即有并行执行方式（如块语句）和顺序执行方式（如进程语句）。 2）条件信号代入语句 3）选择信号赋值语句 3.5.5 COMPONENT语句 GENERATE语句用来产生多个相同的结构，适合于生成存储器阵列和寄存器阵列。 GENERATE语句有两种格式： 决断(RESOLUTION)函数定义了当一个信号有多个驱动源时，以什么样的方式将这些驱动源的值决断为一个单一的值。决断函数用于声明一个决断信号。 PACKAGE RES_PACK IS FUNCTION RES_FUNC(DATA： IN BIT_VECTOR) RETURN BIT： SUBTYPE RESOLVED_BIT IS RES_FUNC BIT； END PACKAGE RES_PACK； ? PACKAGE BODY RES_PACK IS 决断函数 FUNCTION RES_FUNC(DATA：IN BIT_VECTOR) RETURN BIT IS BEGIN FOR I IN DATA RANGE LOOP IF DATA(I)=‘0’THEN RETURN ‘0’； END IF； END LOOP； RETURN ‘1’； END FUNCTION RES_FUNC； END PACKAGE BODY RES_PACK； USE WORK.RES_PACK.ALL； ENTITY WAND_VHD IS PORT(X，Y：IN BIT； Z：OUT RESOLVED_BIT)； END ENTITY WAND_VHDL； ARCHITECTURE ART OF WAND_VHD IS BEGIN Z=X； Z=Y； END ARCHITECTURE ART； 并行信号赋值语句 (CONCURRENT SIGNA ASSIGNMENTS) 进程语句 (PROCESS STATEMENTS) 块语句 (BLOCK STATEMENTS) 条件信号赋值语句 (SELECTED SIGNA ASSIGNMENTS) 元件例化语句 (COMPONENT INSTANTIATIONS) 生成语句 (GENERATE STATEMENTS) 并行过程调用语句 (CONCURRENT PROCEDURE CALLS) 七种并行语句： ARCHITECTURE 结构体名 OF 实体名 IS 说明语句； BEGIN 并行语句； END ARCHITECTURE 结构体名； 并行语句在结构体中的使用格式 3.5.1 PROCESS语句 ◆PROCESS语句是一种并发处理语句，在一个构造体中多个PROCESS语句可以同时并发运行。因此，PROCESS语句是VHDL中描述硬件系统并发行为的最常用、最基本的语句。 ◆ PROCESS语句的特点： 1）可以与其它进程并发执行，并可存取结构体或实体所定义的信号。 2）进程中的所有语句都是顺序执行的。 3）进程中必须包含一个显式的敏感信号表或者包含一个WAIT语句。 4）进程之间的通信是通过信号量传递来实现的。 1）PROCESS语句格式 [进程标号：]PROCESS[(敏感信号参数表)] [IS] [进程说明部分]； BEGIN 顺序描述语句； END PROCESS[进程标号]； 进程说明部分用于定义该进程所需的局部数据环境。 2）PROCESS 组成 PROCESS语句结构是由三个部分组成的，即进程说明部分、顺序描述语句部分和敏感信号参数表。 进程说明部分主要定义一些局部量，可包括数据类型、常数、属性、子程序等。但需注意，在进程说明部分中