适用於宽频段射频电路之分散式静电放电防护电路与设计.pdfVIP

適用於寬頻段射頻電路之分散式靜電放電防護 電路設計 郭秉捷，柯明道 國立交通大學 電子研究所 奈米電子與晶片系統實驗室 1 目錄 一. 摘要 二. 導論 三.分散式靜電放電防護電路設計 3.1 分散式靜電放電防護電路之設計概念 3.2 S 參數分析 3.3 高頻靜電放電防護設計之考量 四. 電路在晶片上的實現 五. 實驗結果與討論 六. 結論 2 一. 摘要 將大尺寸的靜電放電防護元件放置在靠近射頻電路之輸入端，可以提供很高 的靜電放電耐受程度。但是其寄生的電容負載卻造成寬頻電路的阻抗無法良好匹 配以及頻寬衰減的問題。傳統的等面積分散式四級的靜電放電防護可以達成較好 的阻抗匹配，但卻減弱了靜電放電防護能力。為了同時擁有很好的靜電放電防護 和射頻電路的電路性能表現， 本論文提出了兩個新的分散式靜電放電防護架構。 第一個提出的靜電放電防護電路是利用面積遞減的方式來組織分散式靜電放電 防護電路，以提升靜電放電防護能力。這種電路稱為遞減面積分散式靜電放電 (DS-DESD)防護電路。第二個提出的π型分散式靜電放電( π-DESD)防護電路是把靜 電放電防護元件分成兩組，一組靠近輸入端銲墊，一組靠近射頻核心電路，中間 再用屏蔽式共平面導波管(CPWG)來連接。這種結構可以同時提升靜電放電防護能 力和射頻方面的表現。 關鍵字 –靜電放電，分散式靜電放電防護， 遞減面積分散式靜電放電防護，π 型分散式靜電放電防護，屏蔽式共平面導波管。 二. 導論 在積體電路製造過程中，靜電放電是眾多可靠度議題中最重要的一項。隨著 積體電路的尺寸日趨縮小以及操作頻率的快速增加，如何提供有效的靜電放電防 護來保護內部電路變成了一項艱鉅的挑戰。在無線窄頻和高速寬頻的應用中，在 實現高靜電放電防護能力，和不影響射頻電路的表現方面，必須做些妥協。因此， 在這些系統中的保護元件，必須要設計成小尺寸，且靠近輸出輸入端 [1] 。然而， 隨著持續飆漲的操作頻率，這種架構的電路也遇到了其瓶頸。因為小尺寸的元件 隨著頻率增加，其寄生電導值也會遞增，會導致嚴重的阻抗不匹配。為了改善阻 抗匹配的問題，有一種分散式靜電放電防護的結構被提出。其原理是利用傳輸線 線段把靜電放電防護元件分隔成好幾個小塊，正如圖一所示。在近幾年來的一些 論文中，分散式靜電放電防護的結構可以達成好的靜電放電防護或優良的寬頻表 現，但是截至目前，還沒有實際晶片設計可以同時達到兩者皆優的成果 [2]-[5] 。 在文獻 [2]中 , 其靜電放電防護元件是使用閘級接地的互補式金氧半導體電晶體 搭配汲級端的串接 N-well電阻來幫助保護元件均勻導通，以增加靜電放電防護 能力。但是其缺點為串聯的電阻會貢獻熱雜訊，對於高頻的系統並不適合。在文 獻 [3]-[5]中，一個四級的分散式靜電放電防護，使用等尺寸的靜電放電防護元件 達到了較佳的寬頻阻抗匹配，但是這些論文並沒有提出有關於靜電放電防護上的 實際實驗成果。在本篇論文中，我們提出了兩種新的分散式靜電放電防護架構。 這兩種架構對於高頻表現的影響和對於靜電防護的加強都將被討論並經由測試 3 晶片來驗證。這兩種靜電放電防護電路都已被成功地驗證可以同時提供很好的高 頻特性和靜電放電防護能力。 三. 分散式靜電放電防護設計 3.1 分散式靜電放電防護電路之設計概念 隨著操作頻率的快速增加，利用分散式靜電放電防護電路來補償寄生效應， 是勢在必行的方式。然而使用傳統等尺寸分散式靜電放電防護電路卻很難同時達 成很好的高頻特性和靜電放電防護能力。 根據靜電放電防護的觀念，防護元件應該要被製造成大尺寸，且放置在靠近 輸入訊號端的銲墊，正如圖二所示。但是為了高頻表現，防護元件較