C波段数字锁相频率合成器的设计.pdfVIP

第9卷 第 13期 2009年7月 科 学 技 术 与 工 程 Vo1．9 No．13 July2009 1671—1819(2009)13-3813—04 ScienceTechnologyandEngineering @ 2009 Sci．Tech．Engng． C波段数字锁相频率合成器的设计 王志猛 ， 郭俊栋 周 以国h (中国科学院电子学研究所 ，北京 100190；中国科学院研究生院 ，北京 100049) 摘 要 介绍了一种C波段频率源的设计和实现方法。采用数字锁相环技术实现了C波段锁相频率合成器 ，其输出频率为 6．4GHz，功率大于 10dBm，相位噪声优于一74．1dBc／Hz@lkHz。该频率合成器满足设计 目标，可用广泛用于各种通信和测 试设备中。 关键词 C波段 频率合成器 锁相环 相位噪声 中图法分类号 TN742．1； 文献标志码 A 频率合成器是电子系统的心脏，是决定电子系 高电路的复杂度。 统性能的关键设备 J，是雷达、通信等电子系统实 本设计为c波段单频点输出，要求频率合成器 现高性能指标的关键技术之一，很多现代电子设备 的输出频率6．4GHz，输出功率大于10dBm，杂散抑 和系统的功能实现都直接依赖于所用频率合成器 制大于50dBc，谐波抑制大于 35dBc。综合考虑以 的性能。 上各种方案的优缺点以及设计 目标和成本等因素， 频率合成理论 自2O世纪3O年代提出以来，已 最后选取单环锁相倍频方案 J。 取得了迅速发展。从频率合成器发展的过程看，频 本文实现的频率源满足设计 目标，经测试，输 率合成的方法主要有四种：直接频率合成、锁相频 出中心频率为 6．4GHz，功率 10dBm，相位噪声 率合成、直接数字式频率合成和混合式频率合成。 一 74．1dBc／Hz@ 1kHz。 综合比较而言，直接频率合成具有高的频率分辨 力、低的相位噪声和快速频率捷变频的优点，但体 1 设计原理 积大、成本高和存在不必要的频谱。直接数字合成 可以用逻辑电路和数字计算机将数字信号变为模 锁相环(PLL)是一个闭环的相位反馈系统，锁 拟信号，尽管直接数字合成系统具有体积小，功耗 相环路由鉴相器(PD)、环路滤波器 (LPr)和压控振 低以及在快速捷变频时仍有很好的频率分辨力的 荡器 (VCO)等组成。鉴相器把输入信号的相位与 优点，但只能应用在几百兆赫兹以下的频率。而混 压控振荡器输出信号的相位进行比较，输出一个正 合式频率合成以将锁相环和直接数字频率合成相 比于两个输入信号相位差的电压 (或者电流)加到 结合的方法使用最多，它解决了相位噪声和频率分 环路滤波器上，抑制噪声和高频分量后，再加到压 辨率的矛盾，并且可以有很高的输出频率，但会提 控振荡器上，控制其频率变化，使输入信号与压控 振荡器信号之间的相位差逐渐减小，最后达到动态 2OO9年3月 l3日收到 锁定 。 第一作者简介：王志猛 (1982一)，男 ，硕士研究生，研究方向：射频 与微波电路。E—mail：zmwang1224@yahoo．corn．cn。 数字锁相环的原理框图如图 1所示，与传统的 ’通信作者简介：周以国(1964一)，男，研究员、硕士生导师，研究方 模拟锁相环相比，它增加了两个数字分频器，即参 向：机载合成