SoC测试数据压缩方法研究——压缩编码技术和LFSR重播种技术.pdfVIP

摘 要 随着基于IP核复用技术的SoC设计方法的发展，极大地简化了芯片的设计 过程并且很大程度地缩短了产品投放市场的时『自J。但是随着SoC集成IP核数目 的增多，测试数据量和测试施加时f刚急剧增加。同时，由于自动测试设备(ATE) 相当昂贵，通过提高传统自动测试设备的存储容量以及增加其传输带宽的途径来 解决该问题，测试成本将显著上升。如今，SoC的测试问题已经受到越来越广泛 的关注。解决SoC测试数据量过大的问题，其中最直接有效的方法就是对测试 数据进行压缩。进一步说，SoC芯片的高集成度使测试的复杂性迅速提升，使得 测试压缩技术同样面临巨大的挑战。如何在SoC芯片的环境下有效压缩迅猛增 加的测试数据量，提高压缩效率已经成为攻克挑战的核心策略。 本论文针对SoC测试数据压缩方法的改进提出了两种新的方案，其中主要 的工作有： (1)基于测试编码的压缩技术，本文提出了一种新的编码方案——改进的翻转 连续序列编码(ITCS)，该方法的核心思想是基于牺牲额外的扩展编码位来换取 原始数据无关位赋值和最优化编码选择的自由度。基于该编码的数据压缩方法能 够有效地压缩测试数据的存储量，减少测试施加的时间。针对ISCAS．89基准电 路测试集的实验结果表明，所提出的ITCS编码方案，其压缩效果优于EFDR编 码，是一种相当高效的压缩方法。 来提升测试压缩的编码效率。将有偏向性的输入通过一定的分组算法得到位固定 实现的最佳分组，按分组将相容位直接固定成确定的逻辑值，成为编码无关位， 通过这样的操作，能够使需要用LFSR重播种结构来编码的确定位的数据量明显 超过其他LFSR重播种方法，为SoC测试数据压缩提供了一种有效的解决方案。 本文提出的改进的翻转连续序列编码技术和分组位固定VL．LFSR重播种技 术能够有效削弱同益膨胀的集成电路测试规模和测试速度对测试硬件提出的苛 刻要求，极大程度地节省了测试设备的成本，具有很大的实际工程价值。 关键词：SoC测试数据压缩测试源的划分测试压缩编码LFSR重播种 中图分类号：TN407 Abstract basedSoC method the and IPcores greatlypredigestsdesigns reusing designing and IPcores volume timetomarket．Withembedded shortensthelead increasing，test the time storage extremelyexpensiveATE，enlarging growrapidly．With application ATEwillincreasecosts transmissionbandwidth the and byupgrading capacity addresstheissuesof test hasdrawnmoreattentions．To large testing remarkably．SoC sets．SoCof