基于FPGA的PLL频率合成器.pdfVIP

TechniqueandMethod 基于FPGA的PLL频率合成器 何文俊 ，杨冬晓 ，于洪珍z，李 鹏z，徐小民 (1．浙江大学 信息学院，浙江 杭州 310027； 2．中国矿业大学 信息与电气工程学院，江苏 徐州 221008) 摘 要 ：应用FPGA，采用PLL频率合成技术 ，结合教学实验平 台的需要 ，设计 出了一个整数 ／ 半整数频率合成器，输出范围为 1kHz～999．5kHz，步进频率可达到0．5kHz。与以前的教学实验装 置相 比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、 频率计 。 关键词 ：FPGA；PLL；半整数频率合成器 中图分类号：TN743 文献标识码 ：B PLLfrequencysynthesizerbasedonFPGA HEWenJun ，YANGDongXiao，YUHongZhen2，LIPenga，XUXiaoMin f1．SchoolofInformation，ZhejiangUniversity，Hangzhou310027，China； 2．SchoolofInformationandElectronicEngineering，ChinaUniversityofMiningandTechnology，Xuzhou221008，China) Abstract：Usingthephase-lockedloopfrequency(PLL)synthesisandFPGAtechnology，thispaperhasdesignedaninteger／half-integer rfequencysynthesizer，whichcanexpo~frequencyrfom 1kHzto999．5kHzatsteprfequencyof0．5kHz，takingtheneedofteachingdemonstrationinto consideration．ComparedwithhteformerPLLinstallationintheteachinglaboratory．thissystemimprovesinaspectsofcapabilityindexesandintuitive demonstrationandSOon．Itcanbeusednotonlyintheteachingexperiments，alsocanserveas therfequencysourceandrfequencymeter． Keywords：FPGA：PLL；hafl-integerrfequencysynthesizer 频率合成技术是现代通信的重要组成部分 ，它是 集成锁相环 PLLphase—LockdeLoop芯片CD4046，运用 将一个高稳定度和高准确度的基准频率经过四则运算 ， FPGA来实现 PLL频率合成器 。 产生同样稳定度和准确度的任意频率 。频率合成器是 锁相频率合成器是 由PLL构成的。一个典型的锁相 电子系统的心脏 ，是影响电子系统性能的关键 因素之 频率合成器的原理框图如图 1所示。 一 。 本文结合 FPGA技术、锁相环技术、频率合成技术 ， 输 设计出了一个整数 ／半整数频率合成器 ，能够方便地应 用于锁相环教学中，有一定的实用价值 。 1PLL频率合成器的基本原理 频率合成器主要有直接式、锁相式 、直接数字式和 图 1锁相频率合成器 的原理框图 混合式4种 。目前 ，锁相式和数字式容易实现系列化、 它 的工作过程可 以简单描述 为 ：鉴相器输 出电流 小型化、模块化和工程化 ，性能也越来越好 ，已逐步成 的平均直流值乘 以环路滤波器 的阻抗 ，形成 VCO的输 为最为典型和广泛的应用频率合成器川。本文主要采