《微电子学概论》第五章 集成电路的设计2.ppt

集成电路设计II OUTLINE IC设计与工艺制备之间的接口 制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率 什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。 设计规则的表示方法 以?为单位：把大多数尺寸（覆盖，出头等等）约定为?的倍数 ?与工艺线所具有的工艺分辨率有关，线宽偏离、理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。 优点：版图设计独立于工艺和实际尺寸，使设计规则简化。 缺点：造成芯片面积的浪费或工艺难度增加。 以微米为单位：每个尺寸之间没有必然的比例关系。 提高每一尺寸的合理度；简化度不高 设计方法选取的主要依据：设计周期、设计成本、芯片成本、芯片尺寸、设计灵活性、保密性和可靠性等 最主要的：设计成本在芯片成本中所占比例 芯片成本CT： 全定制设计 版图设计时采用人工设计，对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小 设计周期长，设计成本高，适用于性能要求极高或批量很大的产品，模拟电路。 符号式版图设计：用一组事先定义好的符号来表示版图中不同层版之间的信息，通过自动转换程序转换成版图 不必考虑设计规则的要求；设计灵活性大 符号间距不固定，进行版图压缩，减小芯片面积 OUTLINE 专用集成电路（ASIC：Application-Specific Integrated Circuit）（相对通用电路而言） 针对某一应用或某一客户的特殊要求设计的集成电路 批量小、单片功能强：降低设计开发费用 主要的ASIC设计方法： 标准单元设计方法（Standard Cell）：定制 积木块设计方法（Building Block Layout）：定制 门阵列设计方法（Gate Array）：半定制 可编程逻辑器件设计方法 标准单元设计方法（SC方法） 标准单元：预先设计完毕并存放在单元库中的元件，这些元件，这些元件在逻辑功能层次和版图层次都经过优化、验证和标准化设计。 标准单元设计中，用图形或硬件描述语言从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道。在布局、布线阶段，库单元的版图也同时被调用，通过自动布局和布线，按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。 一种基于标准单元组成的单元库的设计方法 标准单元库主要包括 与非门、或非门、触发器、锁存器、移位寄存器 加法器、乘法器、除法器、算术运算单元、FIFO等较大规模单元 模拟单元模块：振荡器、比较器等 同一功能的单元有几种不同的类型，视应用不同选择 SC方法特点： 需要全套掩膜版，属于定制设计方法 标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大 较高的芯片利用率和连线布通率 依赖于标准单元库，SC库建立需较长的周期和较高的成本，尤其工艺更新时。 适用于中批量或者小批量但是性能要求较高的芯片设计 积木块设计方法： BBL方法（通用单元设计方法） 布图特点： 任意形状的单元（一般为矩形或“L”型） 单元可放在任意位置 无布线通道(根据需要分配） BBL单元 较大规模的功能块（如ROM、 RAM、ALU或模拟电路单元等） 单元可以用GA、SC、PLD或全 定制方法设计 BBL方法特点： 较大的设计自由度 可以在版图和性能上得到最佳的优化 需要全套掩膜版：定制方法。 已有自动布图系统，布图算法发展中： 通道不规则，连线端口在单元四周，位置不规则 门阵列设计方法（GA方法） 概念：形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成接触孔和连线以外的芯片加工步骤，形成母片。 根据不同的应用，设计出不同的接触孔版和金属连线版，单元内部连线及单元间连线实现所需电路功能 母片半定制技术 需要2－4块掩膜版、接触孔版和金属连线版 门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路 不足：设计灵活性较低；门利用率低；芯片面积浪费 OUTLINE 布图方法的比较 兼容设计方法 不同的设计方法有各自的优势，如果把它们优化组合起来，则有望设计出性能良好的电路。 以微处理器为例 数据逻辑：位片式