嵌入式高清动态视频编解码IP核验证开发平台论证方案.docVIP

嵌入式高清动态视频编解码IP核（H.264）Dual Virtex-5 TAI Logic Module开发板，包括模拟、数字视频接口，音频接口，PCIe接口等子板。此外还有配套的主控CPU板，SATA电子盘。以及支持此平台的设备，包括PC机、视频信号发生器、示波器、逻辑分析仪等设备。在此平台上可实现完整的视频采集，编码，存储流程的开发调试。其系统框图如图1所示。 硬件平台示意图 视频信号发生器（Video Pattern Generator）或者PC机产生原始视频、音频数据，经过视频、音频信号采集子板（MDC Audio Interface Module, VGA Input Decoder Module, DVI Input Interface Module）转换为数字信号后送入FPGA开发板（Dual Stratix-4 TAI Logic Module）上的FPGA芯片（Altera 4S530），由FPGA芯片内的H264-E IP核进行压缩编码。编码后的标准NAL码流，通过PCIe子板（PCIe 1-Lane PHY Interface Module）送给主控CPU板（PowerPC CPU Module）或是PC机，进行记录分析。 开发板上另一颗FPGA可用作辅助、扩展的算法或是应用开发，例如与逻辑分析仪Mictor调试接口连接，或者提供调试用的DVI视频输出（DVI Output Interface Module）。 平台中的高性能PC机用于系统的开发调试。开发板上的Mictor接口子板（Mictor Interface Module）用于FPGA与逻辑分析仪（Logic Analyser）通讯，完成FPGA内部逻辑的测试调试。 以下详细论述平台中各硬件设备： Dual Virtex-5 TAI Logic Module开发板 开发板实物图 双Virtex-5 TAI（5V330）开发板可以支持高达6.6百万门的设计，提供2GByte板载DDR2内存，以满足高速存储器需求。此平台提供1320个通用高速IO。用户使用S2C公司提供的TAI Player Pro软件（详见2.1节描述），通过USB2.0接口，可以很方便的实现FPGA下载，时钟编程，硬件自检等功能。开发板的硬件框图如图3所示。其基本配置如下： FPGA器件逻辑容量6.6M ASIC逻辑门 FPGA内部RAM容量20Mbit 板载2GByte DDR2内存（SO-DIMM标准插槽） 20个全局时钟：2个板上晶振插座，3对差分输入插座，3个板载可编程晶振，12个FPGA反馈时钟。 6个LM连接器提供720个专用IO，支持单端或LVDS差分信号，IO等长设计，支持1.2V，1.8V，2.5V或3.3V信号。 600个FPGA间互联IO，可用作公用外部IO或多板堆叠总线，支持2.5V或3.3V信号。 30多种子板可选购，功能包括存储器，多媒体，处理器，通用外设等。 开发板原理框图 接口子板 DVI Input Interface Module （DVI输入接口子板） DVI输入接口子板实物图 DVI输入接口子板提供一路标准的DVI视频输入接口。子板采用TI的TFP401芯片，将DVI信号转换为并行的24bit RGB数字信号。子板使用一个IO连接器 DVI输出接口子板实物图 DVI输出接口子板提供一路标准的DVI视频输出接口。子板采用TI的TFP410芯片，将并行的24bit RGB数字视频信号转换为DVI信号。子板使用一个IO连接器IO连接器MDC Audio Interface Module（MDC音频接口子板） 音频接口子板实物图 模拟音频接口麦克风，耳机，音频输入音频输出IO连接器 PCIe接口子板实物图 PCIe 1x物理接口子板提供了单通道的PCI Express 1.1的物理层（PHY）接口。子板使用TI的XIO1100 PCIe PHY芯片将PCIe的高速差分信号转换为并行数据。子板使用一个IO连接器 Mictor接口子板实物图 Mictor接口子板提供FPGA开发板到逻辑分析仪的调试接口。子板通过4个标准Mictor接插件与逻辑分析仪连接，同时提供8位开关，8位LED，时钟输入和晶振。子板使用一个IO连接器Elecard StreamEye Studio。 TAI Player Pro S2C公司的TAI Player Pro集合了：设计编译，运行控制。编译功能通过便利的用户图形界面，可以在很短的时间内根据常规设计流程完成原型样机的检测。Elecard StreamEye Studio Elecard StreamEye Studio是Elecard公司开发的用于H.264和MPEG4的码流分析工具，提供高效深入的视频码流序列分析功能，其组