混合定变长码测试数据压缩方案.docVIP

混合定变长码的测试数据压缩方案 詹文法1, 2，梁华国1，时峰1，黄正峰1 (1. 合肥工业大学计算机与信息学院 合肥 230009) (2. 安庆师范学院教育科学与技术系 安庆 246011) 摘要 文章提出了一种混合定变长码的测试数据压缩方案，该方案可以有效压缩芯片测试数据量。此压缩方案将代码字拆分为固定长度的首部和可变长度的尾部两部分。首部固定使解压过程简单，硬件开销小；尾部可变使编码灵活。同时采用了将尾部最高位隐藏的方法来进一步提高压缩率，还使用了特殊的计数器来进一步简单化解压电路。对ISCAS 89部分标准电路的实验结果显示，本文提出的方案在压缩效率和解压结构方面都明显优于同类压缩方法，如Golomb码、FDR码、VIHC码、v9C码等。 关键词 测试数据压缩；编码；内建自测试；定长码；变长码 中图法分类号 TP306.2 1 引言 随着集成电路制造工艺的不断发展，单个芯片上集成的晶体管数目越来越多。单个芯片上集成晶体管数目的增多和芯片工作频率的提升，给测试带来了很多新的挑战，其中庞大的测试数据量是测试必须面对的挑战之一。 用一个可接受的代价，来解决急剧增长的测试数据量和有限的自动测试设备Automated Test Equipment, ATE)传输带宽之间的矛盾，正变得愈来愈困难，测试资源划分(Test Resource Partition, TRP) 提供了一种颇有前途的解决方案[1-3]。在TRP技术的研究方面，总体上可分为三个方面：（1） 测试集紧缩(Test Set Compaction)[4]。该技术主要通过紧缩部分带有无关位(Don’t Care Bits) 的测试立方(Test Tubes) ，在故障覆盖率不变的情况下减少测试向量的个数来减少测试数据量，其优点是不需要投入附加的硬件开销，其缺点是其非模型故障的覆盖率要受到影响。(2) 内建自测试(Built-in Self-Test, BIST)[5-6]。BIST的基本思想是利用芯片本身所带有的测试模式生成器(Test Pattern Generator, TPG) ，在片上直接生成测试向量，以降低对ATE的要求。由于BIST生成的多是伪随机测试向量，测试时通常存在着抗随机故障(Random Resistant Fault, RRF)，故BIST存在故障覆盖率不高、测试序列较长的弊端。虽然可以通过加权或采用混合模式的BIST等方法来进一步提高测式效率，但随着电路规模的扩大，RRF的增多，要付出的硬件开销将显著增加。(3) 测试数据压缩(Test Data Compression, TDC)[1]。TDC主要采用的是无损数据压缩的方法，来压缩预先计算的测试数据，然后通过片上解压器进行解压。它同样是将一些测试资源从ATE移入到芯片中，以达到减少测试数据量、缩短测试时间的目的，并能允许使用低速ATE而不降低测试质量。该方法不需要了解被测设计(Design Under Test, DUT) 的具体内部结构，可以很好的保护知识产权，因而得到了广泛地应用。 编码压缩方法是测试数据压缩最常用的方法之一，其根据原始数据和压缩后的数据体积的变化关系可分为四大类：定长到定长、定长到变长、变长到定长和变长到变长[7]。定长到定长编码是使用定长的小数据块来编码定长的原始数据块，常见的有字典编码[8]和LFSR重播种编码方法[9]；定长到变长的编码使用一个变长的数据块来编码定长的原始数据，常见的哈夫曼编码方法[1]；变长到定长的编码使用定长的数据来编码变长的原始数据，经典的游程编码属于这种类型[1]；变长到变长的编码使用变长的数据块来编码变长的原始数据，常见有Golomb编码[10]、FDR编码[2]、交替编码[11]、EFDR码[12]、交替连续码（AARLC）[13]、混合游程码(HRC)[14]、SVIC码[15]、Variable-Tail码[16]、变游程码[17]、VIHC[18]、v9C码[19]等。在以上四类方法中，定长到定长的编码方法压缩效果最差，但解压结构最简单、控制协议也最简单；变长到变长的编码方法可以取得很好的压缩效果，但其硬件开销、解压结构和控制协议也最复杂；变长到定长和定长到变长的编码方法其压缩效果、硬件开销、解压结构等处于定长到定长与变长到变长之间。 变长到变长的编码方法虽然可以取得较好的压缩效果，但该类方法通常无法解决压缩率和硬件开销之间的矛盾，同时控制协议也比较复杂，FDR码及其变种编码，如EFDR码、交替连续码、混合游程码、Variable-Tail码和变游程码等在这个方面表现尤为突出。为了弥补和克服这个缺点，本文提出了一种混合定变长码的测试数据压缩方案，该方案同时具有定长码解压结构、控制协议简单和变长码编码灵活、压缩效果好的优点，理论分