电路基础与集成电子技术-13.7 用VHDL语言描述组合逻辑电路.pptVIP

13.7 用VHDL语言描述组合逻辑电路* 13.7.1 与非门 13.7.2 或非门 13.7.3 异或门 13.7.4 全加器 13.7.5 数据选择器 13.7 用VHDL语言描述组合逻辑电路* 二十世纪八十年代以来，电子技术的设计方法，特别是逻辑电路的设计方法发生了巨大的变化。一种称为HDL（Hardware Description Language）的硬件描述语言得到了发展，后来又被美国国防部发展为VHDL（VHSIC Hardware Description Language）超高速集成电路硬件描述语言。经过二十几年的发展，这种语言已成为设计逻辑系统主流语言。 本书不系统的讲述这些语言，但为了适应这种变化，而是结合具体的逻辑电路，简要说明采用VHDL语言描述逻辑电路的语句，并且给予必要的说明。因为比较简单，达到一个初步认识这种语言的目的，为以后使用打下一个初步的基础。 13.7.1 与非门 一个2输入与非门用VHDL语言描述，结果如下，蓝色字是注释，不属于VHDL语言之列。 LIBRARY IEEE； IEEE 库 USE IEEE.STD_LOGIC_1164.ALL； 使用IEEE中的STD这种库 ENTITY nand2 IS 2输入与非门是一个实体 PORT（a，b：IN STD_LOGIC； 对端口描述,输入a，b是STD 库逻辑变量 y：OUT STD_LOGIC）； 输出y是逻辑变量 END nand2； 描述与非门2结束 ARCHITECTURE nand2?1 OF nand2 IS 构造一个与非门 BEGIN ｙ＜＝a NAND b； ab的与非并向y赋值(＜) END nand2?1； 构造一个与非门结束 以上语言中LIBRARY是库的意思，在VHDL语言中库的说明总是放在最前面，库中存放有设计的数据。VHDL语言中有IEEE库、STD库、ASIC矢量库、用户定义库和WORK库五种。IEEE库中有一个“STD?LOGIC?1164”的包集合，它是IEEE正式认可的标准包集合。 13.7.2 或非门 一个2输入或非门用VHDL语言描述，结果如下，蓝色字是注释，不属于VHDL语言之列。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY nor2 IS nor或非 PORT（a，b：IN STD_LOGIC； y：OUT STD_LOGIC）； END nor2； ARCHITECTURE nor2?1 OF nor2 IS BEGIN ｙ＜＝a NOR b； END nor2?1； 13.7.3 异或门 一个异或门用VHDL语言描述，结果如下，蓝字是注释，不属于VHDL语言之列。 LIBRARY IEEE； USE IEEE.STD LOGIC_1164.ALL； ENTITY xor2 IS xor异或 PORT（a，b：IN STD