高速数字接口总线测试综述 (Repaired).docVIP

高速 现代系统随着速率的提高，在系统中的所面对的总线传输已经从传统的几十KHz，几MHz的速率变化为上百MHz甚至是几个GHz的速率因此，我们在设计和测试过程中会面临以前没有遇到过的问题，如何解决这些问题是我们高速数据传输的基础问题。我们将问题分为大类。 传输过程中问题带来的信号变化。（问题） 设计高速数据传输所需要的各种。（测试问题）下面我们就这设计和测试所面临的问题和解决方法具体的讨论。 信号完整性问题 必要性 众所周知，当今世界数字技术飞速发展，无论是一位从事有通信系统，计算机系统，雷达和卫星通信系统，或是高速半导体集成电路设计，高速光电收发模块，高速信号处理，高速互连器件（诸如高速接插件，高速数字传输电缆）等领域的研发及测试工程师都会面临着一个共同的挑战——信号完整性Signal Integrity（SI） 。0 年前我们所提到的数字产品，其时钟或数据率大多在几十兆之内，信号的上升时间大多在几个纳秒，甚至几十纳秒以上。那时的数字化产品设计工程师进行的就是“数字设计”――只要掌握布尔代数等数字方面的诸多知识，保证逻辑正确，就能设计出其所期望的性能的产品。而现在的数字技术已经发展到几千兆，甚至几十千兆的传输速率，信号的上升时间大多在以内，诸如串扰阻抗匹配MI（电磁兼容）抖动等射频微波领域才会遇到的问题，如今变成了高速数字设计必须解决的关键性问题。这就要求我们的工程师不但要具备数字方面的设计知识，同时也要具备射频微波方面的设计知识；不但要掌握时域及逻辑域的测量分析技术，还要掌握频域的测量分析技术。信号完整性到底是什么？信号完整性这个概念，是针对高速数字信号提出来的，信号的实际波形会与理想波形存在着差别，SI 解决的就是信号传输过程中的信号质量问题。到底什么样的信号会涉及SI 问题，要从信号的速率以及信号的上升时间两个角度来考虑。拿PCB来说，当一段PCB 上的连线所造成的信号传输延时远远小于信号的上升时间时，可按电路理论去设计；当一段PCB 上的连线所造成的信号传输延时与信号的上升时间时（倍于上升时间），则必须按传输线的理论去设计，此时的这段连线即是传输线。举个具体实例，如图1 所示： 图1 经过3英寸PCB信号质量的变化 假设由驱动器发出的信号是高质量的时钟信号，如图红色波形所示。但是，在接收机端看到的却是质量变差的信号，如图黄色波形所示。什么原因造成的？假设接收电路也是好的，那么问题就出在信号的传输路径上。假设是信号的传输路径问题比如存在着明显的阻抗不连续部分（过孔，线变宽/变窄等），为验证它们对信号的影响，我们可采用一脉冲/码型发生器产生高质量的信号接到这条传输线的一端，用一台高带宽示波器在另一端进行接收，我们看到发出的信号的眼图如图所示，而另一端眼图却变得差（示波器的影响除外），如图所示。这传输线的质量会对信号完整性构成显著的影响。 图传输线的质量会对信号完整性构成显著的影响除了传输线质量的影响，如图 所示。。图 通过串联影响信号完整性的因素很多，Waveform integrity）、时序完整性（Timing integrity）、电源完整性（Power integrity）等。 信号完整性分析在欧美，日本等技术先进国家近些年来已成为一个非常热门的行业，它是实现高性能数字化产品的基础，就如同一个城市的道路建设，只有路修得好，车才能跑得既稳又快。因此，国内外很多大公司都相继成立了信号完整性分析的研发力量。目前国内研发机构在信号完整性分析方面的工具是不够完善的，非常有必要建立信号完整性分析平台，以适应新一代的研发需求。平台功能与组成 计 器件和互联 系统 仿真建模 器件和互联特征性验证 原型机性能检测和验证 整机测试 系统集成和功能验证 物理层 链路层 无源互联测试（阻抗，串扰） 实际信号测试(电压，时序，噪声，抖动，数据包等) Iconnect 仿真，建模分析 DSA8300 TDR 硬件测试系统；S参数分析 DSA8300 电信号眼图抖动噪声分析平台 DSA70000C高性能数字串行分析仪 其他相关附件和分析设备 下面对典型的工具做一个具体的介绍。高速互连测试分析：80SICON/80SSPAR 仿真布线，只是保证信号完整信的设计阶段。实际的PCB、连接器、电缆等，由于制作工艺等原因，往往和仿真的参数不符，造成实际性能和仿真结果的差异。所以对这些无源部件的测试，在装配元件之前，是非常必要的。 对于无源部件的测试，传统上有矢量网络分析仪（VNA）和时域反射（TDR）两种方法。矢量网络分析仪有很高的频域测试能力，比如高的动态范围和频带范围，符合射频工程师的习惯，非常适用于射频通道的测试；但是对于数字设计的性能评估，常常更多地使用时域参数，如：走线特征阻抗变化、眼图、抖动、噪声、时延等，通常