第七章数值运算.pptVIP

主要内容：补码的定点加减运算，运算的溢出判断；定点一位乘法运算，定点一位除法运算；浮点的加、减、乘、除运算；进位链的产生原理，串行加法器，并行加法器的实现，运算器的基本结构。 重点：加法器的设计，运算器的分析，加减乘除运算过程描述。 难点：浮点数的规格化问题，加法器电路的设计，进位链的产生，运算器的加减乘除运算过程描述。 （3）补码运算的规则 ①参与运算的操作数用补码表示。 ②符号位参与运算。 ③若指令操作码为加（ADD），则两数直接相加。若指令操作码为减（SUB），则将减数连同符号位一起变反加1后（求补）与被减数相加。 ④运算结果用补码表示。 （1）原码移位规则 左移时，符号位不变，各位依次左移，低位补0。(最高有效位为1将溢出) 右移时，符号位不变，各位依次右移，最高有效位补0。? （2）补码移位规则 左移时，各位依次左移，低位补0。（若溢出，会破坏符号位） 右移时，符号位不变，各位依次右移。(符号位移至最高有效位) 四、十进制运算 1. 进制转换 软件实现：二-十进制转化 2. 直接进行十进制运算 计算机内部的十进制数必须采用二-十进制数（BCD码）表示形式。 计算机实现BCD码的运算有两种： （1）BCD码指令（加、减、乘、除） （2）二进制数加、减、乘、除指令，然后进行BCD码的校正。（8086/8088指令系统采用此方法） 3. BCD码的加法运算 校正规律： 例如 2 3 0010 0011 + 6 4 + 0110 0100 ------- -------------- 8 7 1000 0111?? 例如 4 5 0100 0101 + 6 6 + 0110 0110 ------- -------------- 1 1 1 1010 1011 ＋ 0110 0110 --------------- 10001 0001 五、逻辑运算 逻辑非 逻辑与 逻辑或 逻辑异或 逻辑运算的特点：按位运算， 位间没有联系。 一、 加法单元加法单元的输入和输出 A = A15 A14 ? ? ? Ai ? ? ? A0 B = B15 B14 ? ? ? Bi ? ? ? B0 ? = ? 15 ? 14 ? ? ? ? i ? ? ? ? 0 （1）逻辑一（用与或非门构成） ? = AiBi Ci-1 + AiBi Ci-1 + AiBi Ci-1 + AiBi Ci-1 Ci = AiBi Ci-1 + AiBi Ci-1 + AiBi Ci-1 + AiBi Ci-1 (3)串行加法器与并行加法器 1）串行加法器 四位的ALU SN74181 1．SN74181外特性 数据输入端： A0 ~ A3、 B0 ~ B0 结果输出： F0 ~ F3 功能选择控制：M S0 S1 S2 S3 最低位进位输入： Cn 最高位进位输出： Cn+4 小组进位的辅助函数 2．SN74181内部结构 一、浮点加减运算 1．运算规则及硬件实现 设有两个浮点数X、Y X=Mx·2Ex Y=My·2Ey 其中Ex、Ey分别是X、Y的阶码，Mx、Ey分别是X、Y的尾数 实现X±Y的运算规则是： （1）对阶 求阶差ΔE=Ex-Ey 若ΔE=0，即Ex=Ey；若ΔE0，即ExEy；若ΔE0，即ExEy 对阶规则：小阶向大阶看齐 如果大阶向小阶看齐，会如何 ? 一、浮点加减运算 1．运算规则及硬件实现 （2）尾数的加减 按定点数的加减运算规则求两数的和（差） （3）规格化和判溢出 1）左规：若运算结果为非规格化的数 例如；尾数补码11.1xx...x或00.0xx...x 特例：尾数补码11.000..0（即-1规格化的数） 2）右规： 若运算结果为溢出 例如；尾数补码10.xx...x或01.xx...x? （4）舍入 对运算结果右规时，由于要右移掉尾数的最低位，因此要舍入。方法1：0舍1入；方法2：恒置1法 ? 一、浮点加减运算 1．运算规则及硬件实现 例：X=(0.1101)·201 ，Y=(-0.1010)·2Ey，求X