数字电路逻辑设计 第8章1 可编程逻辑器件及应用.pptVIP

可编程逻辑器件PLD概述 第二节 可编程逻辑阵列PLA ≥1 1 VCC 可编程 P P a 输出高电平有效 ≥1 1 VCC 可编程 P P b 输出低电平有效 可编程异或门 　　在或门和D触发器之间增加了一个可编程异或门，其中一个输入端是或门的输出，另一个是可编程异或门输出极性控制端。通过对输出极性控制端编程，可以改变触发器输入信号的极性。 　　这种结构的PAL器件特别适合设计复杂的异步时序逻辑电路。 I2 ··· 从其他输入及反馈端来 乘积项公用输出结构 · · · · 1D Q C1 极性控制 ≥1 1 O2 乘积项公用 时钟 共用 I1 · · · · Q 1D Q C1 极性控制 ≥1 1 O1 Q 输出使能 共用 相邻单元本单元 · · 　　７．乘积项公用输出结构 　　相邻两个逻辑单元乘积项可同时接到两个或门。 　　８．宏单元输出结构 　　PAL22V10的宏单元由一个触发器和两个可编程多路选择器组成，通过对两个多路选择器进行编程，每个宏单元可以设置４种输出结构形式和两种反馈信号，因而具有更强的通用性和灵活性。 ··· 从其他输入及反馈端来 PAL22V10宏单元结构 · · · · 1D Q C1 ≥1 置位 Q ··· S R Ii/Oi Ii 复位 时钟 反馈选择 S1 S0 输出选择