HDL语言数据类型及运算操作符.docVIP

  1. 1、本文档共13页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
HDL语言的数据类型及运算操作符 3.1 VHDL语言的客体(或对象)及其分类 3.2 VHDL语言的数据类型 3.3 VHDL语言的运算操作符 3.4 表达式 ? ? ? 3.1 VHDL语言的客体(或对象)及其分类????????? 可以赋予一个值的对象成为客体(object)。????????? 客体包括: 信号(signal ): 变量 (variable):变量对象位于进程和子程序中, 主要用于局 常数 (constant): ????????? 客体的含义与说明: 客体说明 含 义 说 明 场 合 全局量 architecture, package, entity 变量 局部量 process, function, procedure 常数 全局量、 局部量 包括上面两种场合 ????????? 客体说明格式: 客体类别 客体名 数据类型[:=初始值] *客体类别:信号、变量或常数; *客体名:客体的名称; *数据类型:(见后面数据类型) *初始值:(可先赋初始值) 1.常数(constant) ????????? constant 常数名:数据类型[:=初始值]; ????????? constant VCC : real:=5.0; constant delay,delay:Time:=10ns; *常数赋值后不能变; *赋的值要与数据类型一致; * 2.变量 *只能在进程、函数或过程中使用; *用 *赋值立即生效。 ????????? Variable变量名:数据类型 [约束条件] [:=表达式]; ????????? Variable x,y:integer; Variable count:integer range 0 to 255:=10; 1.信号 *信号数据对象:把实体连在一起形成模块,信号是实体间动态数据交换的手段; *除无方向说明外,与端口概念一致; *通常在构造体、包集合、实体中说明。 ????????? 格式: ????????? signal变量名:数据类型[约束条件][:=初始值]; SIGNAL后跟一个或者多个信号名,每个信号名将建一个新信号,用冒号:把信号名和信号的数据类型分隔开,信号数据类型规定信号包含的数据类型信息,最后信号还可包含初始化信号指定的初值。 ????????? : signal ground:bit:=0; signal en :std_logic_vector(7 downto 0); *信号赋值有附加延迟; *信号为全局量,可实现进程之间的通信; *程序中赋值采用 = 。 4.Δ延迟 ????????? ????????? 当向信号赋值时未给定延迟,但有一隐含延迟,称Δ延迟; ????????? Δ延迟是一个无穷小的时间量; 5.信号与变量的区别 ????????? wait语句或进程结束赋值才生效。 ????????? ????????? 信号除当前值外还有许多相关信息,而变量只有当前值。 ????????? 信号是全局量,变量为局部量。 ????????? 信号在电路中的功能是保存变化的数值和连接子元件;变量在电路中无类似的对应关系,用于计算。 ????????? 例1: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity test_01 is port( a: in integer range 0 to 2; c: in integer range 0 to 2; b: in integer range 0 to 2; x: out integer range 0 to 4; y: out integer range 0 to 4); end test_01; architecture test_01 of test_01 is signal d:integer range 0 to 2; begin process(a,b,c,d) begin d=a; x=b+d; d=c; y=b+d; end process; end test_01; 结果: ????????? a不起作用; *x=b+c; y=b+c; ????????? 2: use ieee.std_logic_unsigned.all; entity tes

文档评论(0)

bhyq + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档