基于FPGA多信道频率检测技术实现.pdfVIP

168检测技术网 基于 FPGA 的多信道频率检测技术实现  在数字接收机的各种参数中，频率是最重要的参数之一，它能反映接收机的功能 和用途、以及频谱宽度等重要指标。传统的顺序测频技术一般通过对接收机频带 的扫描，对频域进行连续取样。该方法原理简单，技术成熟，但是，其频率截获 概率与分辨力的矛盾难以解决，无法实现全概率信号截获。而多信道化的频率检 测技术属于瞬时测频，其架构是采用多个频率窗口 （多个信道彼此衔接相邻）来 覆盖接收机的整个频段，这样，当信号进入任一个窗口时，该窗口的频率值即可 被检测出。因此，该方法可解决频率截获概率与频率分辨力的矛盾，同时也为实 现全概率频率捕获提供了一种参考方案。 1 多信道模型 当一个实信号经过 A/D 采样之后，再进行正交下变频处理，即可得到 I、Q 两路相位正 交信号，它们所构成的是一个复信号。该复信号的信道化示意图如图 1 所示。 图 1 所示的信道是一种相互交叠的信道，它们涵盖了整个零中频信号的频率范围。一般 情况下，多信道往往采用数字滤波器组来实现，但该方法需要设计 M（M 为信道数）个中心 频率不同，而其它性质完全相同的带通滤波器。这种结构设计过于复杂，同时还加大了后续 信号处理的运算速度， 对实时处理极为不利。而数字滤波器组的低通型实现方法则是先将每 个通道乘以一变换因子，就相当于将实际信号搬移到零中频，然后再通过 LPF 得到该频率信 号。该方法可对带通信号的频段进行信道化分离，但是带来的新问题是当LPF 用 FIR 滤波器 实现 M 个滤波运算时，将占用较大的硬件资源，而且系统工作效率较低。目前，该结构已被 高效 DFT 多相滤波器组结构所代替。 图 2 所示是一种具有普遍性的基于 DFT 多相滤波器组的信道化高效结构， 从图 2 中可以 看出，在滤波之前，先对数据进行 D 倍抽取可降低滤波过程的运算量，gn （m）是低通原型 滤波器 hLP （n）的多相分量，其阶数可减小到原来的 1/D，因而 DFT 可以用 FFT 实现。事实 上，在此结构中，系统的复杂度和数据速率大大降低，实时处理能力得到了提高。 168检测技术网 2 滤波器的设计及仿真 低通型滤波器结构中的每个通道都是由原型低通滤波器乘以旋转因子形成的。根据要 求，图 3 所示是由 256 阶原型低通滤波器形成的滤波器组及其信号输出仿真波形。该信号的 有效带宽为 300MHz，共分为 32 通道，每通道带宽为 9.375MHz.如给此滤波器组送入频率？ =28.1MHz 的单频信号，那么，通过理论计算可知，信号应在第 3 号通道有输出。图3 （b） 所示就是第 2、3、4通道的输出仿真结果，可以看出，仅第 3 个通道有比较强的信号输出， 这与理论上的计算结果是一致的。 168检测技术网 3 实现方案 本设计选用的 FPGA 芯片是 Xilinx 公司的 Virtex-4SX55，该芯片时钟资源丰富，算术 运算单元和专用存储模块以及可配置逻辑的使用都很灵活， 非常适合当前信号处理系统的功 能实现。因此，根据图 2 所示的结构，就可以得到一种基于 DFT 多相滤波器组的信道化解决 方案，其具体实现结构如图 4 所示。 168检测技术网 图 4 所示结构由延时器、系数存储器、乘加器和 FFT 组成。其中延迟器可实现对输入数