电子钟课程设计17022.docVIP

目录 1.数字钟的指标要求……………………………………………..1 2．数字钟各元件的设计计算……………………………………2 2.1.振荡器电路设计………………………………………….3 2.2.时间计数单元设计……………………………………….4 时间计数单元总电路……………………………………..5 2.2.2 用74LS90构成秒和分计数器电路………………….6 2.2.4时间计数单元总电路……………………………7 3 .数字钟的实现及其工作原理…………………………………8 四．总结…………………………………………………………9 附录………………………………………………………………10 数字钟的设计与制作 1.显示时、分、秒。.采用24小时制。 2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号 （二）具体要求： 1.画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。 2.设计各个功能模块的电路图，加上原理说明。 3.选择合适的元器件，设计、选择合适的输入信号和输出方式，在确保电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。在线路板上接线验证、调试各个功能模块的电路。 4.在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。 （三）制作要求： 自行装配、接线和调试，并能检查和发现问题，根据原理、现象和测量的数据分析问题所在，加以解决。学生要解决的问题包括元器件和电路板故障引起的问题。 二．设计计算： 1．总体方案设计： 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 图1-1 数字钟组成框图 数字钟的工作原理：振荡器产生的稳定的高平脉冲信号，作为数字钟的时间基准，在经分频器输出标准秒脉冲。秒计时满60后在向分计数器进位，分计数器进满60后向小时计数器进位，小时计数器按照24进制规律计数。计数器的输出经译码器送显示器。计算出现误差时进行校时、校分。扩在电路必须在主体电路正常运行的情况下才能功能扩展。 2．单元电路设计： 555构成多谐振荡器（f=1Hz) 接通电源后，Vcc通过R1、R2给C充电，VC逐渐上升。当Vc上到2/3Vcc，比较气C1输入低电平Vc1=0，555内RS触发器被复位，V1导通，输出V0=0.之后电容C通过R2和V1放电，使VC下降。当VC下降到1/3时，C2输出低电平Vc2=0,555内RS触发器又被置位，输出V0=1变成高电平。这时因为V1截止，电容C再次充电，如此周而复始，输出就是个周周期的矩阵方波了。 参数计算 f=1Hz,R1=500K,R2=470K,C1=1uf,c2=330pf Tw1=0.325s,Tw2=0.675s 图2-1 用555定时器组成的振荡电路 2.2 时间计数单元设计 时间计数单元由时计数,分计数和秒计数等几个部分组成。时计单元为24数器计数，其输出为两位8241BCD码形式，分计数和秒计数单元为60进制计数，其输出也为8241BCD码。本实验采取了用两块74LS90芯片进行级联来产生60进制和24进制计数器。 2.2.1 集成异步计数器74LS90 74LS90是异步二一五一十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。如图2-2为74LS90引脚图，表2.1为74LS90的功能表。 图2-2 74LS90引脚图 表2-1 74LS90的功能表 2.2.2 用74LS90构成秒和分计数器电路 图2-3 秒和分计数器的连接电路 2.2.3用74LS90构成时计数器电路 时个位计数单元电路结构与秒个位计数单元相同，但是要求整个时计数单元应为24进制计数器，所以两块74LS90构成100进制中截取24，就得在24的时候进行异步清零。清零方法为：将两片74LS90的两个清零端Ｒ０１和Ｒ０２分别连接起来，再将时个位的ＱＢ和Ｒ０１相连，将时十位的Ｑｃ与Ｒ０２相连接。如图２－４所示电路 图２－４　时计数器连接电路图 ２．２．４时间计数单元总电路 　　　如图２－５所示电路为数字钟的时间计数单元电路连接图，从图中可以看出，所有的置９端及接地端都接地，所有７４LS90的VCC都接上电源。 图2-5 数字钟的时间计数单元电路连接图 2