FPGA_ASIC-用中档FPGA实现多相滤波器.pdfVIP

电子发烧友 电子技术论坛 用中档 FPGA 实现多相滤波器 莱迪思半导体公司 Ron Warner 来源：EDN 摘要：多相技术可以用于实现滤波器，拥有与传统 FIR 滤波器可比的结果，而且使用了较少 的逻辑、需要较少的计算资源、更低的功耗，并减少了可能的饱和/溢出。可用如今新型的 小规模、中档的 FPGA，如 LatticeECP3 来实现这些滤波器。 关键词：FPGA，滤波器，FIR 引言 在现代电子系统中，到处都可以看到数字信号处理（ DSP ）的应用，从 MP3播放器、 数码相机到手机。DSP 设计人员的工具箱的支柱之一是有限脉冲响应（ FIR ）滤波器。FIR 滤波器越长（有大量的抽头），滤波器的响应越好。然而这里有折衷的情况，由于大量的抽 头增加了对逻辑的需求、增加了计算的复杂性，增加了功耗，以及可能引起饱和/溢出。 多相技术可以用于实现滤波器，拥有与传统 FIR 滤波器可比的结果，而且使用了较少的 逻辑、需要较少的计算资源、更低的功耗，并减少了可能的饱和/溢出。可用如今新型的小 规模、中档的 FPGA，如LatticeECP3 来实现这些滤波器。 基本概念 进入 DSP 世界可能会有些令人生畏，因此，让我们首先介绍一些简单的概念。对于数字 系统，如音频，视频和无线领域，形成信号的结果是与采样率相关的。举例来说，以 48 kHz （即每秒 48000 个样本）对专业音频信号进行采样。相比之下，消费者的 CD 播放机则使用 44.1 kHz 的采样率。 多速率系统 多速率系统使用多个采样速率。在某些情况下，运行于某个速率的系统的一部分需要一 个原来以另外某个速率采样的信号（转换专业音频到消费者的 CD 音频就是一个例子）。在 这种情况下，原始信号的速率必须根据需要增加或减少。 或者针对特定的用途，也可能以比实际需要更高的速率对原来的数据进行了采样。因此， 降低采样率，然后运行所得到的数据就可以大幅度降低数据吞吐量的要求，降低对存储器的 要求，提高处理效率并降低功耗。 向下采样和抽取 电子发烧友 电子技术论坛 让我们首先考虑降低采样率的问题。假设我们有一个信号，原来以我们称之为 fHz 的某 一频率进行采样，如如图 1 所示。 图 1 用 f Hz采样率对原始信号采样 现在假设我们要降低采样率至原来频率的 1/4。达到此目的一个方法来就是简单地扔掉 每四个原始采样中的三个，如图 2所示。 图 2 用 1/4 f Hz 采样率得到新的信号 在数字信号处理中， “混叠现象”是指采样时造成不同的连续信号彼此难以区分的情 况，它们互相“混叠”。 混叠现象也称为失真，或赝品，即源于采样重构的信号不同于原 来的连续信号。 如果我们丢弃了如上文所讨论的一些样本，由此得到的信号会含有混叠现象的赝品。作 为一个简单的例子，考虑一个音频信号，可能含有人耳听不见的高频分量的乐曲。如果我们 以过低的速率对这个信号采样（当我们丢弃一些样本时，实际上是我们正在做的事情），然 后用数字模拟转换器重构这个乐曲，我们可以听到欠采样高频分量的低频混叠。 为了避免这种情况，常见的做法是在丢弃不想要的样本之前，用低通滤波器去除不要的 高频，如图 3 所示。 电子发烧友 电子技术论坛 图 3 在丢弃任何样本前对这个信号进行滤波 一般而言， “向下采样”只是指丢弃样本的处理而不执行滤波的操作。相比之下， “抽 取”指的是降低采样率的整个过程，即执行滤波操作，然后丢弃样本。实际上，