高性能可重构DSP处理器的数据通路设计06984.pdfVIP

高性能可重构DSP处理器的数据通路设计 韩 亮，李 莺，张 馨，陈 杰 (中国科学院微电子研究所 北京 100029) 【摘要】介绍了高性能定点可重构DSP处理器的数据通路设计。该数据通路以功能强大的16位定点计算单元 为基础，搭建起高速16位数据处理平台；并能以单指令流多数据流的方式灵活支持多维向量运算；通过重构的方 法有效地支持了32位数据处理。 关 键 词 数字信号处理; 数据通路; 可重构; 单指令流多数据流; 并行处理 中图分类号 TN911 文献标识码 A Data Path Design in High Performance Reconfigurable DSP Processor HAN Liang，LI Ying，ZHANG Xin，CHEN Jie (Institute of Microelectronics of Chinese Academy of Science Beijing 100029) Abstract In this paper, the data path of a high performance reconfigurable DSP processor is introduced. Based on its several 16-bit fixed-point computational units with powerful functions , the data path forms a 16-bit high-speed signal processing platform. By SIMD means, it can flexibly support computations of multi-dimension vector. By the way of reconfiguration, it can efficiently support 32-bit data processing. Key words digital signal processing ; data path; reconfigurable; single instruction stream over multiple data strams; parallel processing 随着集成电路设计技术发展的日趋完善，在数百MHz上进一步提高电路的工作频率而引起的设计难度 在不断增加。另一方面，随着生产技术的不单发展，电路的集成规模在不断上升。因此，正确的技术路线 [1] 应当是用合理地增加电路规模，而不是大幅度地提高时钟频率的方法来提高芯片的性能 。本文提出了一种 新颖的设计理念：通过增加低位宽运算模块的并列度来提高DSP处理器的性能，而不必提高工作频率；以软 件重构的方式灵活获取高位宽数据处理的能力。本文着重 结合这种思想介绍该DSP 的数据通路设计。 指令译码器 控制逻辑 内存 1 系统结构 ... 指令总线 24-bit 本文设计的DSP在架构上属于哈佛结构，但针对并行 数据总线 16-bitX 16 处理作了一些改进：为了支持8路并行处理，增加了15条 1 2 3 4 5 6