65纳米工艺下低功耗高线性度音频ΣΔ 模数转换器研究与实现.pdfVIP

65 纳米工艺下低功耗高线性度音频ΣΔ 模 数转换器的研究与实现# 曹天霖，韩雁，孙颖，梁国，廖璐，罗豪** 5 （浙江大学微电子与光电子研究所，浙江杭州，310027 ） 摘要：综述文章：本论文设计了一款适合音频应用的低功耗、高线性度ΣΔ ADC 。此 ADC 包含了高性能2-1 级联单比特量化ΣΔ 调制器和采用ROM 、RAM 设计的低功耗，高面积 利用率数字抽取滤波器。此款ADC 芯片采用中芯国际 65 nm 1P8M 混合信号CMOS 制作工 10 艺，核心面积为 0.581 平方毫米。测试结果表明，本文设计的ΣΔ ADC 在 22.05 kHz 的音 频带宽内，采样频率为5M Hz 时最高信噪失真比可达 90 dB ，动态范围为 93 dB ，在 1.2 V 供电电压下功耗为 2.2 mW ，同时实现了高性能与低功耗。 关键词：ΣΔADC ；低功耗；高线性度；音频应用 中图分类号：TN 432 15 Research and Implementation of A Low-power High-linearity Audio ΣΔ ADC In 65nm Process CAO Tianlin, HAN Yan, SUN Ying, LIANG Guo, LIAO Lu, LUO Hao (Institude of Microelectronics and Optoelectronics,Zhejiang University,Hangzhou,310027) 20 Abstract: We designed an audio ΣΔ ADC which has low power consumption and high linearity. The proposed ΣΔ ADC contains a 2-1 cascaded 1- bit ΣΔ modulator and a low-power, area-efficient digital decimation filter which is designed using RAM and ROM. This chip has been implemented in SMIC 65nm mixed-signal 1P8M CMOS standard silicon process, and the die area is 0.581 mm2. Experiment results shown that 90 dB signal to noise plus distortion ratio (SNDR) 25 and 93 dB dynamic range (DR) are achieved within 22.05 kHz audio band, at 5 M Hz sample rate. The ADC’s power dissipation is 2.2 mW under 1.2 V supply voltage, which means that this chip obtains high-performance and low-power at the same time. Key words: sigma-delta ADC; low-power; high-linearity; audio applications 30 0 引言 近年来，数字音频/视频技术日益庞大的市场需求，推动了高性能的音频ADC 在国内的 研究和发展。在低碳节能的背景下，对电子产品尤其是那些便携式设备，功耗变得越来越重 要。同时，人们从来没有放弃追求高品质、高保真音响设备所具有的巨大技术潜力和市场前 景。Σ Δ ADC 具有高分辨率的同时对模拟原件精度没有严格要求，因此被认为是实现高精 [1] 35 度、高保真最有效的途径 。伴随着晶体管尺寸不断减小器件内部电场强度越来越高，为了 保障晶体管可靠性和节约数字电路功耗，近年来低电压低功耗Σ Δ ADC 的发展已经成为趋